公开(公告)号：CN100490146C

公开(公告)日：2009-05-20

申请号：CN200610106165.2

申请日：2006-07-20

Applicant: 联华电子股份有限公司

Inventor： 梁其翔 ,  杨健国 ,  曾华洲 ,  柯钧耀 ,  范政文 ,  蒋裕和 ,  曾志裕

IPC: H01L27/00 ,  H01L27/01 ,  H01L21/82

Abstract: 一种电容器组的结构，包括位于基板上同一位置的至少二电容器，此二电容器为第一电容器与第二电容器。其中，第一电容器包括彼此并联的多个第一电容单元，第二电容器包括彼此并联的多个第二电容单元，且第一电容单元与第二电容单元交错排列成一阵列。

公开(公告)号：CN100394562C

公开(公告)日：2008-06-11

申请号：CN200310122562.5

申请日：2003-12-12

Applicant: 联华电子股份有限公司

Inventor： 范政文 ,  曾华洲

IPC: H01L21/331 ,  H01L29/737

Abstract: 本发明揭露了一种异质接面双极晶体管制造方法。此方法使用同步蒸气(In-Situ Steam)产生氧化层而非传统的等离子体辅助化学气相沉积的氧化层，以使得基极/集电极接面损害可被降低，再者，本发明使用双步骤的外质基极离子植入法以形成二个不同杂质浓度的外质基极，基极的电阻可因此而被降低。

公开(公告)号：CN1627485A

公开(公告)日：2005-06-15

申请号：CN200310122562.5

申请日：2003-12-12

Applicant: 联华电子股份有限公司

Inventor： 范政文 ,  曾华洲

IPC: H01L21/331 ,  H01L29/737

Abstract: 本发明揭露了一种异质接面双极晶体管制造方法。此方法使用同步蒸气(In－Situ Steam)产生氧化层而非传统的等离子体辅助化学气相沉积的氧化层，以使得基极/集电极接面损害可被降低，再者，本发明使用双步骤的外质基极离子植入法以形成二个不同杂质浓度的外质基极，基极的电阻可因此而被降低。

公开(公告)号：CN100336169C

公开(公告)日：2007-09-05

申请号：CN200410005041.6

申请日：2004-02-16

Applicant: 联华电子股份有限公司

Inventor： 洪建州 ,  曾华洲 ,  许村来 ,  范政文 ,  秦嘉鸿 ,  林俊仪

IPC: H01L21/02 ,  H01L21/82 ,  H01L27/01 ,  H01F41/00 ,  H01F17/00

Abstract: 一种电感元件的制造方法其结构，该电感元件架构于衬底上，该衬底上已配置有平坦化的介电层。该电感元件结构包括第一电感图形、第二电感图形与第三电感图形，其中第一电感图形配置于介电层上。另外，第二电感图形配置于第一电感图形上，且第二电感图形与第一电感图形电连接。此外，第三电感图形配置于第二电感图形上，且第三电感图形是与第二电感图形电连接，其中第一电感图形、第二电感图形与第三电感图形具有相似的图形。由于此电感元件借助多层电感图形增加其厚度，所以可以降低电感元件的阻抗。

公开(公告)号：CN1450407A

公开(公告)日：2003-10-22

申请号：CN02105906.3

申请日：2002-04-09

Applicant: 联华电子股份有限公司

Inventor： 李启明 ,  范政文 ,  黄俊仁 ,  刘智强

IPC: G03F1/16 ,  G03F7/00 ,  G06F17/00

Abstract: 本发明提供一种修正掩膜布局图的方法，该掩膜布局图上包含有多个具有不同图案密度的元件图案。本发明的方法先执行一检测程序，并依据掩膜布局图上的各元件图案之间的图案密度来将各元件图案分为多类元件图案，最后再分别对各类元件图案进行修正。

公开(公告)号：CN101131998A

公开(公告)日：2008-02-27

申请号：CN200610121555.7

申请日：2006-08-22

Applicant: 联华电子股份有限公司

Inventor： 洪建州 ,  曾华洲 ,  陈佑嘉 ,  梁其翔 ,  范政文

IPC: H01L27/00 ,  H01L23/552 ,  H01F17/00 ,  H01F27/36

Abstract: 本发明公开了一种导体屏蔽图案，用于屏蔽电感元件。这种导体屏蔽图案包括多条导体层与扩散区。导体层位于基底上，而扩散区则位于基底内，其中各条导体层与各条扩散区互相交错配置，且这些导体层与扩散区均为开放端。

公开(公告)号：CN101110417A

公开(公告)日：2008-01-23

申请号：CN200610106165.2

申请日：2006-07-20

Applicant: 联华电子股份有限公司

Inventor： 梁其翔 ,  杨健国 ,  曾华洲 ,  柯钧耀 ,  范政文 ,  蒋裕和 ,  曾志裕

IPC: H01L27/00 ,  H01L27/01 ,  H01L21/82

Abstract: 一种电容器组的结构，包括位于基板上同一位置的至少二电容器，此二电容器为第一电容器与第二电容器。其中，第一电容器包括彼此并联的多个第一电容单元，第二电容器包括彼此并联的多个第二电容单元，且第一电容单元与第二电容单元交错排列成一阵列。

公开(公告)号：CN1255704C

公开(公告)日：2006-05-10

申请号：CN02105906.3

申请日：2002-04-09

Applicant: 联华电子股份有限公司

Inventor： 李启明 ,  范政文 ,  黄俊仁 ,  刘智强

IPC: G03F1/16 ,  G03F7/00 ,  G06F17/00

Abstract: 本发明提供一种修正掩膜布局图的方法，该掩膜布局图上包含有多个具有不同图案密度的元件图案。本发明的方法先执行一检测程序，并依据掩膜布局图上的各元件图案之间的图案密度来将各元件图案分为多类元件图案，最后再分别对各类元件图案进行修正。

公开(公告)号：CN1658370A

公开(公告)日：2005-08-24

申请号：CN200410005041.6

申请日：2004-02-16

Applicant: 联华电子股份有限公司

Inventor： 洪建州 ,  曾华洲 ,  许村来 ,  范政文 ,  秦嘉鸿 ,  林俊仪

IPC: H01L21/02 ,  H01L21/82 ,  H01L27/01 ,  H01F41/00 ,  H01F17/00

Abstract: 一种电感元件的制造方法其结构，该电感元件架构于衬底上，该衬底上已配置有平坦化的介电层。该电感元件结构包括第一电感图形、第二电感图形与第三电感图形，其中第一电感图形配置于介电层上。另外，第二电感图形配置于第一电感图形上，且第二电感图形与第一电感图形电连接。此外，第三电感图形配置于第二电感图形上，且第三电感图形是与第二电感图形电连接，其中第一电感图形、第二电感图形与第三电感图形具有相似的图形。由于此电感元件借助多层电感图形增加其厚度，所以可以降低电感元件的阻抗。

公开(公告)号：CN2929965Y

公开(公告)日：2007-08-01

申请号：CN200620129459.2

申请日：2006-07-20

Applicant: 联华电子股份有限公司

Inventor： 梁其翔 ,  杨健国 ,  曾华洲 ,  柯钧耀 ,  范政文 ,  蒋裕和 ,  曾志裕

IPC: H01L27/00 ,  H01L27/01

Abstract: 一种电容器组的结构，包括位于基板上同一位置的至少二电容器，此二电容器为第一电容器与第二电容器。其中，第一电容器包括彼此并联的多个第一电容单元，第二电容器包括彼此并联的多个第二电容单元，且第一电容单元与第二电容单元交错排列成一阵列。