使用posit的神经形态运算
    1.
    发明授权

    公开(公告)号:CN115668224B

    公开(公告)日:2024-06-11

    申请号:CN202180035602.9

    申请日:2021-06-01

    IPC分类号: G06N3/063 G06N3/049 G11C11/54

    摘要: 描述与用posit构建的神经元相关的系统、设备及方法。一种实例系统可包含存储器装置且所述存储器装置可包含多个存储器单元。所述多个存储器单元可存储包含呈模拟格式的位串的数据。可对呈所述模拟格式的所述数据执行神经形态运算。所述实例系统可包含耦合到所述存储器装置的模/数转换器。所述模/数转换器可将存储在所述多个存储器单元中的至少一者中的呈所述模拟格式的所述位串转换为支持特定精度水平的算术运算的格式。

    引导数据从图像传感器传递

    公开(公告)号:CN116458147A

    公开(公告)日:2023-07-18

    申请号:CN202180077340.2

    申请日:2021-11-16

    摘要: 一种存储器装置可被配置成引导数据从图像传感器传递到存储器装置及/或耦合到所述存储器装置的图像信号处理电路系统。所述存储器装置可被配置成经由第一端口从图像传感器接收指示第一数据的第一信令,并经由第二端口将所述第一信令从所述存储器装置提供到图像信号处理(ISP)电路系统。所述存储器装置可被配置成在所述ISP电路系统对所述第一数据进行操作时,由所述存储器装置从所述图像传感器接收指示第二数据的第二信令。可使用所述存储器装置的逻辑电路系统执行图像处理操作。例如,使用所述存储器装置引导数据传递能减少数据传送,减少成像系统的资源消耗以及从主机装置及/或主机处理装置卸载工作负载。

    使用posit的神经形态运算
    4.
    发明公开

    公开(公告)号:CN115668224A

    公开(公告)日:2023-01-31

    申请号:CN202180035602.9

    申请日:2021-06-01

    IPC分类号: G06N3/063 G06N3/04

    摘要: 描述与用posit构建的神经元相关的系统、设备及方法。一种实例系统可包含存储器装置且所述存储器装置可包含多个存储器单元。所述多个存储器单元可存储包含呈模拟格式的位串的数据。可对呈所述模拟格式的所述数据执行神经形态运算。所述实例系统可包含耦合到所述存储器装置的模/数转换器。所述模/数转换器可将存储在所述多个存储器单元中的至少一者中的呈所述模拟格式的所述位串转换为支持特定精度水平的算术运算的格式。

    使用感测放大器和中间电路系统执行操作的设备和方法

    公开(公告)号:CN113950720B

    公开(公告)日:2022-07-08

    申请号:CN202080043322.8

    申请日:2020-06-05

    摘要: 描述与在存储器装置内执行操作相关的系统、设备和方法。可使用在分布在所述存储器装置的多个感测放大器之中的多个感测放大器中锁存的数据来执行此类操作。例如,可确定在所述多个感测放大器之中的存储与所述操作相关联的数据的那些感测放大器,并且可将所述数据从所确定的感测放大器选择性地发送到操作单元,在所述操作单元中执行所述操作。可在不影响向所述多个感测放大器请求数据的后续读取命令的情况下进行所述操作。

    层次型存储器系统
    6.
    发明公开

    公开(公告)号:CN114270324A

    公开(公告)日:2022-04-01

    申请号:CN202080058730.0

    申请日:2020-08-13

    摘要: 描述了用于层次型存储器系统的设备、系统和方法。层次型存储器系统可以利用持久存储器来存储通常存储在非持久存储器中的数据,从而以比仅依赖非持久存储器的方法更低的成本增加分配给计算系统的存储空间量。实例方法包含从输入/输出装置发起与某一地址相关联的读取请求,将所述读取请求重定向到层次型存储器组件,通过所述层次型存储器组件产生中断消息以发送到超管理器,在所述超管理器处从所述层次型存储器组件搜集地址寄存器存取信息,以及确定与所述读取请求相关联的数据的物理位置。

    存储器中的转译后备缓冲器

    公开(公告)号:CN107667354B

    公开(公告)日:2021-10-22

    申请号:CN201680029486.9

    申请日:2016-05-17

    IPC分类号: G06F12/1027

    摘要: 本发明的实例提供与存储器中的转译后备缓冲器相关的设备及方法。实例方法包括:从主机接收包含虚拟地址的命令;使用转译后备缓冲器TLB将所述虚拟地址转译为存储器装置的易失性存储器上的物理地址。

    用于高速缓冲存储操作的设备及方法

    公开(公告)号:CN108885595B

    公开(公告)日:2021-10-08

    申请号:CN201780019716.8

    申请日:2017-03-20

    IPC分类号: G06F13/16

    摘要: 本发明包含用于高速缓冲存储操作的设备及方法。实例设备包含存储器装置,所述存储器装置包含存储器单元的多个子阵列,其中所述多个子阵列包含相应多个子阵列的第一子集及所述相应多个子阵列的第二子集。所述存储器装置包含耦合到所述第一子集的感测电路,所述感测电路包含读出放大器及运算组件。所述第一子集经配置为用于对从所述第二子集移动的数据执行操作的高速缓冲存储器。所述设备还包含经配置以引导从所述第二子集中的子阵列到所述第一子集中的子阵列的数据值的第一移动的高速缓冲存储器控制器。

    基于主机的错误校正
    9.
    发明公开

    公开(公告)号:CN112084052A

    公开(公告)日:2020-12-15

    申请号:CN202010533795.8

    申请日:2020-06-12

    IPC分类号: G06F11/07 G11C16/08 G11C16/14

    摘要: 本发明描述与基于主机的错误校正相关的系统、设备和方法。可在主机计算系统上而非在存储器系统上执行错误校正操作。举例来说,含有错误位的数据可从存储器系统传送到主机计算系统,且可使用驻存于所述主机计算系统上的电路执行错误校正操作。在实例中,一种方法可包含通过主机计算系统,从可耦合到所述主机计算系统的存储器系统接收包括多个未经校正位的数据;至少部分地基于与所述数据相关联的应用确定所述数据的可接受错误范围;和使用驻存于所述主机计算系统上的错误校正逻辑,至少部分地基于所述可接受错误范围对所述数据执行初始错误校正操作。