用于耦合到同一串的多个擦除块当中的读取干扰跟踪的设备及方法

    公开(公告)号:CN118053481A

    公开(公告)日:2024-05-17

    申请号:CN202311529461.3

    申请日:2023-11-15

    Abstract: 本申请涉及用于耦合到同一串的多个擦除块当中的读取干扰跟踪的设备及方法。一种设备可包括存储器阵列,所述存储器阵列包括存储器单元的多个串,每一串包括:第一存储器单元群组,其耦合到第一存取线群组且对应于第一擦除块;及第二存储器单元群组,其耦合到第二存取线群组且对应于第二擦除块。控制器经配置以通过监测所述第一擦除块因以下操作而经历的读取干扰应力来确定由所述第一擦除块经历的读取干扰应力的积累量:对所述第一擦除块执行的读取操作;对所述第二擦除块执行的读取操作;及对所述第二擦除块执行的编程验证操作。所述控制器可响应于由所述第一擦除块经历的读取干扰应力的所述积累量满足某一准则而对所述第一擦除块执行某一动作。

    在对存储器装置进行编程操作期间的逐叠组升压

    公开(公告)号:CN118782110A

    公开(公告)日:2024-10-15

    申请号:CN202410391704.X

    申请日:2024-04-02

    Abstract: 本申请涉及在对存储器装置进行编程操作期间的逐叠组升压。存储器装置中的控制逻辑发起对包括顶部叠组和底部叠组的存储器阵列的编程操作。在编程操作的种子设定阶段期间,控制逻辑使第一正电压被施加到存储器阵列的第一多个字线,其中第一多个字线与存储器阵列的底部叠组中处于已编程状态的存储器单元相关联,且使接地电压被施加到存储器阵列的第二多个字线,其中第二多个字线与存储器阵列的顶部叠组中的存储器单元相关联。在编程操作的种子设定阶段结束时,控制逻辑将顶部叠组与底部叠组电分离,且使编程电压在编程操作的抑制阶段期间被施加到存储器阵列的选定字线,其中选定字线与存储器阵列的顶部叠组中的相应存储器单元相关联。

    耦合到同一串的多个擦除块之间的干扰跟踪

    公开(公告)号:CN118053482A

    公开(公告)日:2024-05-17

    申请号:CN202311523039.7

    申请日:2023-11-15

    Abstract: 本公开涉及耦合到同一串的多个擦除块之间的干扰跟踪。一种设备可包括存储器阵列,所述存储器阵列包括存储器单元的多个串。所述多个串中的每一串可包括:第一存储器单元群组,其耦合到第一存取线群组且对应于第一擦除块;及第二存储器单元群组,其耦合到第二存取线群组且对应于第二擦除块。控制器耦合到所述存储器阵列,且经配置以:对所述第一擦除块的所述第一存储器单元群组执行编程操作;监测在所述第一存储器单元群组的所述编程之后对所述第二存储器单元群组执行的编程及/或擦除操作的数量;及响应于对所述第二存储器单元群组执行的编程及/或擦除操作的所述数量满足某一准则而对所述第一擦除块执行某一动作。

Patent Agency Ranking