-
公开(公告)号：CN1892753A
公开(公告)日：2007-01-10
申请号：CN200610091116.6
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/3688 , G09G3/3696 , G09G2300/0408 , G09G2310/027
Abstract: 本发明提供一种可灵活地进行电路配置、高效地进行布局的集成电路装置及安装有该集成电路装置的电子设备。集成电路装置包括用于存储在显示面板上显示的至少一个画面的数据的显示存储器，其中，显示面板具有多条扫描线及多条数据线。显示存储器各自包括多个RAM块(200)，各个RAM块(200)分别包含多条字线WL、多条位线BL、多个存储器单元MC和数据读出控制电路(240)、(250)。多个RAM块(200)的各个RAM块沿着多条位线BL延伸的第一方向X配置。数据读出控制电路(240)、(250)在水平扫描驱动显示面板的一水平扫描期间1H内，分成N(N为大于等于2的整数)次地对应于多条信号线的像素的数据进行读出控制。
-
公开(公告)号：CN1892752A
公开(公告)日：2007-01-10
申请号：CN200610091114.7
申请日：2006-06-30
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种显示装置以及安装有该显示装置的电子设备，其中，该显示装置具有可灵活地进行电路配置、高效地进行布局的集成电路装置。显示装置包括集成电路装置(20)，集成电路装置(20)包括：包含多条扫描线和多条数据线的显示面板(10)、以及用于存储在显示面板上显示的至少一个画面的数据的显示存储器。显示存储器(RAM块(200))包括多条字线WL、多条位线BL和多个存储器单元MC。集成电路装置(20)具有与显示面板(10)的多条扫描线平行的一边IL，显示存储器的多条位线BL在与所述一边IL平行的第一方向上延伸。
-
公开(公告)号：CN1392569A
公开(公告)日：2003-01-22
申请号：CN02124364.6
申请日：2002-06-13
Applicant: 精工爱普生株式会社
Abstract: 提供在老化筛选中，能防止由于地址端子和数据输入(输入输出)端子等受损而导致的成品率下降的半导体存储器。在老化筛选状态中，SRAM芯片以基于计数器(T触发器(120－0～120－17))的来自外部的时钟信号的计数为基础，生成地址(A0′)信号～地址(A18′)信号。通过用解码器把该地址信号解码，来选择构成存储单元阵列的各存储单元(MC)的地址。然后，以来自T触发器(120－18)的输出端子(Q18)的信号为基础，生成数据(D1′)信号～数据(D16′)信号。通过把该数据信号的数据写入所选择的存储单元(MC)中，来进行老化筛选。
-
公开(公告)号：CN1158178A
公开(公告)日：1997-08-27
申请号：CN96190754.1
申请日：1996-07-19
Applicant: 精工爱普生株式会社
IPC: G11C11/413
Abstract: 一种半导体存储器装置，在每个把存储单元阵列块分割成多个的块中，对留在块内的长度的字线进行升压。在多列的一对位线(BL，/BL)和多行的字线(WL)的各个交叉部上，具有连接在一对位线和字线上的多个存储单元(10)。具有把该存储单元的配置区域进行块分割而形成的多个存储单元阵列块(120)。为了使多个存储单元阵列块内的全部字线(WL)升压，具有所共用的第一被升压线(VLINE1)。由连接在第一被升压线上的升压用电容器(C1)和对该升压用电容器进行预充电的开关晶体管(T7)构成升压电路(30)。具有升压控制电路(40)，给升压电路输出导通驱动晶体管(T7)而对升压用电容器进行预充电的预充电控制信号(Φ2)和使升压用电容器的负极端的电位变化的升压驱动信号(Φ1)。在各个存储单元阵列块上设有第二被升压线(VLINE2)。由块选择电路(90)选择一个存储单元阵列块，使由行选择电路(60，100)所选择的一条字线经过第二被升压线进行升压。
-
公开(公告)号：CN100524750C
公开(公告)日：2009-08-05
申请号：CN200610091111.3
申请日：2006-06-30
Applicant: 精工爱普生株式会社
Abstract: 本发明的目的在于，提供一种纤细的细长集成电路装置以及包括其的电子设备。集成电路装置(10)包括：第一晶体管NTr1和第二晶体管PTr1，它们推挽连接在第一电源线和第二电源线之间，用于根据电荷泵动作向其连接节点ND输出第一电源线和第二电源线中任一条的电压；以及焊盘PD，其与连接节点ND电连接的同时，与一端被施加给定的电压的加速电容器的另一端电连接。以与第一晶体管NTr1和第二晶体管PTr1中至少一个的一部分或全部重叠的方式，在该第一晶体管NTr1和第二晶体管PTr1中的至少一个的上层配置焊盘PD。
-
Patent Agency Ranking
公开(公告)号：CN100463041C
公开(公告)日：2009-02-18
申请号：CN200610091117.0
申请日：2006-06-30
Applicant: 精工爱普生株式会社
CPC classification number: G09G3/20 , G09G3/3611 , G09G2300/0426 , G09G2310/027 , G09G2310/0278 , G09G2310/08
Abstract: 本发明的目的在于提供一种灵活地进行电路的配置、并可以进行效率高的布置的集成电路装置以及组装有该装置的电子设备。集成电路装置包括：RAM块(200)，其包括多条字线WL、多条位线BL、多个存储单元MC、字线控制电路(240)、以及数据读出控制电路(240、250)；以及数据线驱动块(100)，其根据从RAM块(200)提供的数据对显示面板(10)的多个数据线组进行驱动。数据读出控制电路(240、250)在水平驱动显示面板的一个水平扫描期间1H，将对应于多条数据线的像素的数据分成N(N为大于等于2的整数)次读出控制。数据线驱动块包括第一～第N分割数据线驱动块(100A、100B)，它们分别驱动多个数据线组中的不同的数据线组，第一～第N分割数据线驱动块(100A、100B)的每一个沿着多条位线BL延伸的第一方向X配置。
-
公开(公告)号：CN1892792A
公开(公告)日：2007-01-10
申请号：CN200610090330.X
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小化的集成电路装置、电子设备。集成电路装置包括：第一～第N电路块CB1～CBN、沿第四边设置在第一～第N电路块CB1～CBN的D2方向侧的第一接口区域(12)、以及沿第二边设置在第一～第N电路块的D4方向侧的第二接口区域(14)。在邻接的电路块之间，在第I层下层的配线层上形成的局部线LLG作为信号线及电源线两者中的至少一种被配线。在不邻接的电路块间，在第I层及其上层的配线层形成的全局线GLG、GLD作为信号线及电源线两者中的至少一种，沿D1方向配线在介于不邻接的电路块间的电路块上。
-
公开(公告)号：CN1158192A
公开(公告)日：1997-08-27
申请号：CN96190719.3
申请日：1996-07-04
Applicant: 精工爱普生株式会社
IPC: H03K19/0185 , H03K19/0948 , G11C11/41 , G11C11/417
CPC classification number: G11C7/1057 , G11C7/1051 , H03K17/167 , H03K19/00361 , H03K19/018521 , H03K19/0948
Abstract: 这是一种在设定于电源线电位与接地线电位之间的规定的中间电位之后从输出端子Dout输出数据的输出电路。输出电路具有由第1、第2晶体管31、32构成的输出驱动装置30。第1晶体管31具有输入第1控制信号的第1控制端子DP。第2晶体管32具有输入第2控制信号的第2控制端子DN。还具有控制第1、第2控制信号把1、第2各晶体管31、32设定为截止状态的的设定装置22。还具有使第1、第2控制端下DP、DN的不论哪一方与输出端子Dout短路的短路装置50。这样一来，在输出数据之前，用设定装置22把各晶体管31、32设定为截止状态之后。再根据输出端子Dout的电位状态进行短路，把输出端子设定于中间电位。
-
公开(公告)号：CN100555398C
公开(公告)日：2009-10-28
申请号：CN200610090320.6
申请日：2006-06-29
Applicant: 精工爱普生株式会社
Abstract: 本发明提供一种能够实现电路面积缩小的集成电路装置和电子设备。集成电路装置包括：用于驱动数据线的数据驱动块；多个控制晶体管TC1、TC2，各控制晶体管与数据驱动块的各个输出线对应地设置，各控制晶体管由公共控制信号控制；以及焊盘配置区域，配置有用于电气连接数据线和数据驱动块的输出线QL1、QL2的数据驱动器用焊盘P1、P2的。而且，控制晶体管TC1、TC2被配置在焊盘配置区域。
-
公开(公告)号：CN100514639C
公开(公告)日：2009-07-15
申请号：CN200610091109.6
申请日：2006-06-30
Applicant: 精工爱普生株式会社
IPC: H01L27/00 , H01L23/522 , G09G3/20 , G09G3/36 , G11C7/00
CPC classification number: H01L23/552 , G11C5/063 , H01L24/49 , H01L2224/49175 , H01L2924/00014 , H01L2924/01019 , H01L2924/01037 , H01L2924/01066 , H01L2924/14 , H01L2924/19041 , H01L2924/3025 , H01L2224/45099
Abstract: 本发明提供可灵活进行电路配置，并能实现效率良好的布局的集成电路装置及包含该集成电路装置的电子设备。其中，集成电路装置包括显示存储器，在形成有多条位线BL、/BL的金属布线层ALC上形成向多个存储器单元MC供给第一电源电压VSS的多条第一电源供给布线VSSL1、VSSL2，在形成有多条字线WL的金属布线层ALB上形成向多个存储器单元MC供给电压高于第一电源电压VSS的第二电源电压VDD的第二电源供给布线VDDL，在多条位线BL、/BL的上层形成多条位线保护用布线SHD1，多条位线的各条和多条位线保护用布线的各条包括在俯视图上相互重叠的区域，在多条位线保护用布线的上层形成向显示存储器之外的电路供给电压高于所述第二电源电压的第三电源电压的第三电源供给布线GL。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.028 seconds)
