公开(公告)号：CN106395735A

公开(公告)日：2017-02-15

申请号：CN201610371309.0

申请日：2016-05-30

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: B81C1/00 ,  B81B7/02 ,  G01L9/06 ,  G01C5/06

CPC classification number: B81C1/00015 ,  B81B7/02 ,  G01C5/06 ,  G01L9/06

Abstract: 本发明提供一种能够将极薄的电阻区域以埋入到极浅的位置的状态形成的电阻元件的制造方法以及压力传感器元件的制造方法，此外，提供一种能够实现小型化以及高精度化的压力传感器元件，并且，提供一种具备所涉及的压力传感器元件的压力传感器、高度计、电子设备以及移动体。本发明的电阻元件的制造方法包括：准备具有n型的硅层(213)的基板(2)的工序；通过向硅层(213)掺杂杂质从而形成电阻区域(51)的工序；通过快速热退火、闪光灯退火以及准分子激光退火中的任意一种退火来对电阻区域(51)上外延生长从而形成覆盖层(213a)的工序。(51)进行热处理的工序；通过使硅在电阻区域

公开(公告)号：CN113381299A

公开(公告)日：2021-09-10

申请号：CN202110243203.3

申请日：2021-03-05

Applicant: 精工爱普生株式会社

Inventor： 赤塚泰斗 ,  岛田浩行 ,  赤坂康一郎

IPC: H01S5/323 ,  H01S5/32 ,  G03B21/20

Abstract: 发光装置和投影仪，能够降低在柱状部之间传播的光的损失。发光装置具有：电极；以及层叠体，所述层叠体具有：n型的第1半导体层；发光层；p型的第2半导体层；隧道结层；以及n型的第3半导体层，所述电极与所述第1半导体层电连接，按照所述第1半导体层、所述发光层、所述第2半导体层、所述隧道结层、所述第3半导体层的顺序进行配置，所述发光层和所述第1半导体层构成柱状部。

公开(公告)号：CN107238370A

公开(公告)日：2017-10-10

申请号：CN201710174512.3

申请日：2017-03-22

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: G01C5/06 ,  G01L7/08

CPC classification number: G01L9/0044 ,  C23C8/28 ,  C23C8/34 ,  C23C8/36 ,  C23C14/34 ,  C23C16/44 ,  G01C5/06 ,  G01L9/0042 ,  G01L9/0055 ,  G01L7/08

Abstract: 本发明提供一种具有优良的压力检测灵敏度的压力传感器、该压力传感器的制造方法、具备该压力传感器的可靠性较高的高度计、电子设备以及移动体。该压力传感器的特征在于，具有：隔膜，其通过受压而发生挠曲变形；覆盖层，其被配置在所述隔膜的一面侧且由单一层构成，所述覆盖层包含硅、氮以及氧。此外，所述覆盖层包含氮氧化硅。此外，所述覆盖层在厚度方向上具有所述氮的浓度分布。

公开(公告)号：CN102956682B

公开(公告)日：2016-12-28

申请号：CN201210288637.6

申请日：2012-08-14

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/0692 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7835

Abstract: 本发明提供一种能够抑制元件特性的降低的半导体装置。所述半导体装置包括：硅基板(12)；形成在碳化硅膜(12)的表面且具有开口部(13h)的掩膜件(13)；以在开口部(13h)露出的碳化硅膜(12)为基点进行外延生长，而覆盖碳化硅膜(12)及掩膜件(13)的单晶碳化硅膜(14)；形成在单晶碳化硅膜(14)的表面上的半导体元件(20)，在掩膜件(13)上存在单晶碳化硅膜(14)缔合而形成的缔合部(12Sb)，半导体元件(20)具有主体接触区域(21)，主体接触区域(21)配置在从与硅基板(11)的表面正交的方向观察时与缔合部(12Sb)重叠的位置。(11)；形成在硅基板(11)的表面的碳化硅膜

公开(公告)号：CN113381299B

公开(公告)日：2023-08-22

申请号：CN202110243203.3

申请日：2021-03-05

Applicant: 精工爱普生株式会社 ,  学校法人上智学院

Inventor： 赤塚泰斗 ,  岛田浩行 ,  赤坂康一郎 ,  岸野克巳

IPC: H01S5/323 ,  H01S5/32 ,  G03B21/20

Abstract: 发光装置和投影仪，能够降低在柱状部之间传播的光的损失。发光装置具有：电极；以及层叠体，所述层叠体具有：n型的第1半导体层；发光层；p型的第2半导体层；隧道结层；以及n型的第3半导体层，所述电极与所述第1半导体层电连接，按照所述第1半导体层、所述发光层、所述第2半导体层、所述隧道结层、所述第3半导体层的顺序进行配置，所述发光层和所述第1半导体层构成柱状部。

公开(公告)号：CN102956682A

公开(公告)日：2013-03-06

申请号：CN201210288637.6

申请日：2012-08-14

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/0692 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7835

Abstract: 本发明提供一种能够抑制元件特性的降低的半导体装置。所述半导体装置包括：硅基板(11)；形成在硅基板(11)的表面的碳化硅膜(12)；形成在碳化硅膜(12)的表面且具有开口部(13h)的掩膜件(13)；以在开口部(13h)露出的碳化硅膜(12)为基点进行外延生长，而覆盖碳化硅膜(12)及掩膜件(13)的单晶碳化硅膜(14)；形成在单晶碳化硅膜(14)的表面上的半导体元件(20)，在掩膜件(13)上存在单晶碳化硅膜(14)缔合而形成的缔合部(12Sb)，半导体元件(20)具有主体接触区域(21)，主体接触区域(21)配置在从与硅基板(11)的表面正交的方向观察时与缔合部(12Sb)重叠的位置。

公开(公告)号：CN1835194A

公开(公告)日：2006-09-20

申请号：CN200610008880.2

申请日：2006-02-23

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02675 ,  H01L21/02532 ,  H01L21/2026 ,  H01L27/1281 ,  H01L29/66795 ,  H01L29/785

Abstract: 提供一种半导体装置的制造方法和由此而得到的半导体装置。本发明的半导体装置至少形成一个晶体管(10)而构成，该晶体管(10)在单一的晶粒(大致单晶粒42)内具有源区域(11)及漏区域(12)、和沟道区域(13)而构成。沟道区域(13)，蚀刻大致单晶粒(42)而形成为排列多个散热片形状的沟道部(15)的状态而形成。在各沟道部(15)的各个表面部设置栅绝缘膜(16)，覆盖各沟道部(15)的各个栅绝缘膜(16)的一部分而设有栅电极(14)。本发明能够使沟道宽度充分地变大，谋求由此而得到晶体管的作用的提高。

公开(公告)号：CN1255865C

公开(公告)日：2006-05-10

申请号：CN03160070.0

申请日：2003-09-26

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: H01L21/3213 ,  H01L21/3065 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L21/32136 ,  H01L21/84

Abstract: 一种关于对导电层进行垂直或近似垂直的各向异性蚀刻的半导体装置制造方法，包括以下步骤：在半导体层上面形成绝缘层；在所述绝缘层的上面形成含有钽层或氮化钽层中的至少一种的导电层；以及使用含SiCl4和NF3的气体进行所述导电层的蚀刻。

公开(公告)号：CN1841773A

公开(公告)日：2006-10-04

申请号：CN200610051595.9

申请日：2006-03-06

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/78621 ,  H01L21/26586 ,  H01L29/66757 ,  H01L29/78666

Abstract: 一种晶体管，具备绝缘基板(10)，在绝缘基板(10)上形成的、包含沟道区(100)和源极及漏极区(40a、40b)的半导体膜，在沟道区(100)上设置的栅电极(32)。而且，半导体膜，具备在所述沟道区(100)和所述源极及极漏区(40a、40b)之间，分别低浓度注入杂质后构成的低浓度区域(70a、70b)；源极及漏极区(40a、40b)，与低浓度区域(70a、70b)相比，包含高浓度注入杂质的高浓度区域；低浓度区域(70a、70b)的至少一部分，沿着在绝缘基板(10)上形成的槽(10a、10b)的内壁面形成。提供在具备耐压性的同时，还能细微化的晶体管、其制造方法及电光学装置用基板。

公开(公告)号：CN1841685A

公开(公告)日：2006-10-04

申请号：CN200610071632.2

申请日：2006-03-27

Applicant: 精工爱普生株式会社

Inventor： 岛田浩行

IPC: H01L21/336 ,  H01L21/20

Abstract: 提供一种半导体装置的制造方法和根据该制造方法而得到的半导体装置，其中，半导体装置的制造方法，具备：第1工序，对形成在基板上的结晶性半导体膜3之中除了第1部分以外的至少第2部分及第3部分注入杂质；第2工序，在第2部分及第3部分分别形成源极及漏极。在第2工序中，通过至少对第2部分及第3部分实施加热处理，引诱以第1部分的至少一部分作为籽晶的第2部分及第3部分的固相外延过程。因此得到良好的电特性的晶体管，可以实现半导体装置的微细化或高密度化，进一步实现三维重叠。