公开(公告)号：CN1985370A

公开(公告)日：2007-06-20

申请号：CN200580023520.3

申请日：2005-07-06

Applicant: 皇家飞利浦电子股份有限公司

Inventor： W·施尼特 ,  K·诺伊曼 ,  M·耶伦

IPC: H01L23/60 ,  H01L25/065

CPC classification number: H01L23/60 ,  H01L25/18 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/1305 ,  H01L2924/15311 ,  H01L2924/1532 ,  H01L2924/3011 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

Abstract: 电子器件包括用于对静电放电保护的ESD器件(20)，并设置有与集成电路(10)相结合的合适保护元件(22)，集成电路(10)具体的为用于外部器件的所谓桥接电路或驱动电路，其中外部器件为例如SIM卡、记忆棒、USB总线或12C总线。ESD器件(20)具有芯片尺寸封装，其中突起(40)可被直接放置在印刷电路板上。集成电路(10)被层叠在ESD器件(20)上。

公开(公告)号：CN1957472A

公开(公告)日：2007-05-02

申请号：CN200580003393.0

申请日：2005-01-20

Applicant: 皇家飞利浦电子股份有限公司

Inventor： W·施尼特 ,  H·-M·赖特

IPC: H01L27/02 ,  H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L23/62 ,  H01L24/02 ,  H01L27/0248 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/09701 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 本发明涉及集成电路芯片，依次包括衬底材料的衬底层、绝缘材料的绝缘层、第一导电材料的第一导电层、介电材料的介电层，第二导电材料的第二导电层，所述集成电路芯片包括至少一个集成电路和至少一个集成的静电放电保护器件，所述静电放电保护器件包括一对隔开的中心和圆周电极，中心电极由第一导电层形成，圆周电极由第二导电层形成，所述电极由胆甾火花隙空腔分开，其中胆甾火花隙空腔的环形面包括由集成电路芯片的绝缘层形成的基层，由圆周电极形成的侧壁，由集成电路芯片的介电层形成的覆盖层，环中心由包括与绝缘层接触的接触焊盘的中心电极形成，所述静电放电保护器件也包括电连接中心电极到输入电路路径以免受静电放电的装置，和电连接圆周电极到包括与电路接地或电路电源电压的连接的静电放电通道的装置。本发明也涉及一种制造这样的集成电路芯片的方法。

公开(公告)号：CN1639877A

公开(公告)日：2005-07-13

申请号：CN03805284.9

申请日：2003-02-26

Applicant: 皇家飞利浦电子股份有限公司

Inventor： W·施尼特

IPC: H01L29/94 ,  H01L21/02 ,  H01L21/762 ,  H01L21/285 ,  H01L29/92

CPC classification number: H01L29/94 ,  H01L27/0805

Abstract: 一种SOI结构的单片集成电路，其具有包括绝缘层和有单晶区域的硅半导体层的SOI衬底以及电容器，该电容器包括从硅半导体层的单晶区域和包含硅化物的层中形成的底电极、在包含硅化物的层上形成的电容器的电介质、和在电容器的电介质上形成的顶电极。

公开(公告)号：CN1659697A

公开(公告)日：2005-08-24

申请号：CN03812915.9

申请日：2003-06-02

Applicant: 皇家飞利浦电子股份有限公司

Inventor： W·施尼特 ,  H·波尔曼

IPC: H01L21/84 ,  H01L27/12 ,  H01L21/762 ,  H01L29/735

CPC classification number: H01L29/66265 ,  H01L21/76264 ,  H01L29/7317

Abstract: 为改进半导体器件(100)，特别是SOI器件，应包括：至少一个由电介质材料做的绝缘层(10)；至少一个安置在该绝缘层(10)上的硅衬底(20)；至少一个集成在该硅衬底(20)内的元件(30)，此元件至少有一个轻微掺杂区(34)；以及至少一个第一、特别是平面的金属化区(40)，它安置在绝缘层(10)和元件(30)之间，特别是在绝缘层(10)和元件(30)的轻微掺杂区(34)之间；本发明提供制造至少一个半导体器件(100)的方法，它能保证轻微掺杂元件(30)，如pnp晶体管，在SOI工艺转移到绝缘体后无故障地运行；建议在元件(30)的区域、特别是元件轻微掺杂区(34)，背离绝缘层(10)的硅衬底(20)那面安排至少一个第二、特别是平面的金属化区(42)。