公开(公告)号：CN118074677A

公开(公告)日：2024-05-24

申请号：CN202410197983.6

申请日：2024-02-22

Applicant: 电子科技大学

Inventor： 鄢士钦 ,  王俊杰 ,  刘爽 ,  刘祎鹤 ,  潘瑞城 ,  刘洋

IPC: H03K3/353 ,  G11C11/417 ,  H03K3/012

Abstract: 本发明属于集成电路领域，具体为一种小尺寸低功耗的T触发器，该触发器包括3个NMOS管、2个PMOS管、3个反相器以及1个电容C，3个反相器中INV1和INV2构成锁存器，INV3为输出缓存器。通过控制3个NMOS管和2个PMOS管的关断和导通，实现T触发器的时序逻辑、数据载入和数据读取功能，具有低功耗、电路结构简单等优点，且在电路布局上实现了整体电路面积性能的合理优化和集成度提升。

公开(公告)号：CN118193450A

公开(公告)日：2024-06-14

申请号：CN202410350872.4

申请日：2024-03-26

Applicant: 电子科技大学

Inventor： 皮雳 ,  王俊杰 ,  刘爽 ,  潘瑞城 ,  胡浩 ,  刘祎鹤 ,  刘洋 ,  于奇

IPC: G06F15/80 ,  G06F17/16 ,  G06F9/30 ,  G06F9/302 ,  G06F9/38

Abstract: 本发明属于集成电路领域，具体为一种权重固定式的二维脉动阵列结构，包括多个脉动阵列单元；多个脉动阵列单元采用矩阵排布，形成二维脉动阵列结构；且该结构中每列最后一个脉动阵列单元均连接一个末级加法器。通过改进脉动阵列单元结构和脉动阵列单元间连接关系，使得乘法运算和加法运算能够在不同的流水线层运算，减少了最大组合逻辑延时，提高了对应电路所能支持的最高时钟频率，从而实现运算速率的提升。通过在在脉动阵列单元中引入权重存储器，将整个脉动阵列结构变为权重固定式，使其能够预先存入权重，在保证功能正确的情况下减少了数据的载入时间，且因为权重预先存入至脉动阵列单元中，降低了运算调度要求，提高了权重的复用性。

公开(公告)号：CN117856766A

公开(公告)日：2024-04-09

申请号：CN202410067714.8

申请日：2024-01-16

Applicant: 电子科技大学

Inventor： 王俊杰 ,  鄢士钦 ,  刘祎鹤 ,  刘爽 ,  潘瑞城 ,  刘洋

IPC: H03K3/353 ,  G11C11/417 ,  H03K3/012

Abstract: 本发明公开了一种小面积T触发器电路，属于集成电路领域。该电路基于6T SRAM锁存器结构，具备正常SRAM单元的读写和存储功能，还能通过4个额外的开关完成T触发器的逻辑功能，SRAM单元的读写对应T触发器的数据载入和数据导出。该结构使用更少数目的晶体管来实现传统T触发器的功能，主要从电路面积和功能集成度等方面对电路进行优化。

公开(公告)号：CN117313810A

公开(公告)日：2023-12-29

申请号：CN202311181942.X

申请日：2023-09-13

Applicant: 电子科技大学 ,  北京遥感设备研究所

Inventor： 刘洋 ,  潘瑞城 ,  白剑 ,  张逍洋 ,  王俊杰

IPC: G06N3/063 ,  G06N3/08

Abstract: 本发明公开了一种基于1T1R忆阻器和原位计算的二值神经网络加速系统，涉及半导体集成电路和神经网络领域。本发明利用了1T1R忆阻器阵列中忆阻器的存储特性，并设计了原位计算计数器电路和对应的输入数据编码方法，通过存内计算的结构对二值神经网络进行加速。因为本发明不包含ADC结构，所以在对网络进行加速的同时也具有高可靠性。相较于传统的忆阻器村内计算加速器，本发明不仅只需要用到忆阻器的两个状态，具有很高的硬件实现性，而且无ADC结构，具有更高的集成度和可靠性。本发明可以应用于高实时性的目标识别、图像分类、点云分类、语义分割、自然语言处理、人体姿态估计。

公开(公告)号：CN118691633A

公开(公告)日：2024-09-24

申请号：CN202410401703.9

申请日：2024-04-03

Applicant: 电子科技大学

Inventor： 刘坤松 ,  王俊杰 ,  刘爽 ,  潘瑞城 ,  胡浩 ,  刘祎鹤 ,  刘洋 ,  于奇

IPC: G06T7/13 ,  G06T7/155 ,  G06T5/70 ,  G06T1/20

Abstract: 本发明属于图像处理领域，主要提出了一种能够准确计算图像梯度信息，降低计算复杂度跟硬件资源消耗的方法。通过改进传统边缘检测算法中梯度计算方式，既保留了需要传递给下游计算模块的图像梯度信息，同时改善了在硬件电路实现上的复杂度。提出如图所示的梯度检测算子来解决原有梯度信息求解方法在硬件实现上的困难，通过直接给出4个方向(0°，45°，90°，135°)的梯度求解矩阵，通过单次并行计算得出3x3邻域内八个方向上的梯度大小。最后通过非负值截断得出梯度幅度值与梯度方向。

公开(公告)号：CN117614443A

公开(公告)日：2024-02-27

申请号：CN202311564510.7

申请日：2023-11-22

Applicant: 电子科技大学 ,  北京遥感设备研究所

Inventor： 鄢士钦 ,  王俊杰 ,  白剑 ,  张逍洋 ,  刘爽 ,  刘祎鹤 ,  潘瑞城 ,  刘洋

IPC: H03L7/081 ,  H03L7/087 ,  H03L7/089

Abstract: 本发明公开了一种基于神经网络算法的延迟锁相环静态相差修正电路，属于模拟集成电路领域。该电路包括：延迟锁相环和静态相差修正电路，延迟锁相环的输入接参考信号和反馈信号，用于对参考时钟信号和反馈信号进行预锁定，使反馈信号与参考时钟信号之间产生静态相差后输出至静态相差修正电路；所述静态相差修正电路用于获取静态相差并将其量化成两个电容上的直流电压传输至神经网络修正单元，然后在神经网络修正单元中利用神经网络进行迭代训练，得到用于修正反馈信号的修正电压，以改善延迟锁相环的相位偏移，从而使延迟锁相环获得更小的静态相差。