-
Patent Agency Ranking
公开(公告)号：CN119965094A
公开(公告)日：2025-05-09
申请号：CN202411566437.1
申请日：2024-11-05
Applicant: 瑞萨电子株式会社
Inventor： 矶崎诚也
IPC: H01L21/50 , H01L21/56 , H01L21/60 , H01L23/495 , H01L23/31
Abstract: 本公开的实施例涉及半导体器件及其制造方法。制造半导体器件的方法包括：形成密封体的步骤；以及向密封体的覆盖多个引线中的每个引线的部的区域照射激光的步骤。引线框架LF的多个引线中的每个引线包括第一部分和第二部分，第一部分具有第一上表面以及与第一上表面相对的第一下表面，第二部分具有比第一部分的厚度小的厚度。第二部分具有第二上表面、以及与第二上表面相对的第二下表面。在照射激光的步骤中，第二下表面通过利用激光选择性地照射区域从密封体被暴露。
-
公开(公告)号：CN110299292A
公开(公告)日：2019-10-01
申请号：CN201910211657.5
申请日：2019-03-20
Applicant: 瑞萨电子株式会社
IPC: H01L21/60 , H01L23/495 , H01L23/31
Abstract: 本申请涉及半导体器件及其制造方法。在层间绝缘膜上形成焊盘，在层间绝缘膜上形成绝缘膜以覆盖焊盘，并且在绝缘膜中形成露出焊盘的一部分的开口部分。在从开口部分露出的焊盘上和绝缘膜上形成电连接到焊盘的金属膜。金属膜一体地包括位于从开口部分露出的焊盘上的第一部分和位于绝缘膜上的第二部分。金属膜的上表面具有用于将导线键合到金属膜的导线键合区域和用于使探针与金属膜接触的探针接触区域，导线键合区域位于金属膜的第一部分上并且探针接触区域位于金属膜的第二部分上。
-
公开(公告)号：CN110299292B
公开(公告)日：2024-11-26
申请号：CN201910211657.5
申请日：2019-03-20
Applicant: 瑞萨电子株式会社
IPC: H01L21/60 , H01L23/495 , H01L23/31
Abstract: 本申请涉及半导体器件及其制造方法。在层间绝缘膜上形成焊盘，在层间绝缘膜上形成绝缘膜以覆盖焊盘，并且在绝缘膜中形成露出焊盘的一部分的开口部分。在从开口部分露出的焊盘上和绝缘膜上形成电连接到焊盘的金属膜。金属膜一体地包括位于从开口部分露出的焊盘上的第一部分和位于绝缘膜上的第二部分。金属膜的上表面具有用于将导线键合到金属膜的导线键合区域和用于使探针与金属膜接触的探针接触区域，导线键合区域位于金属膜的第一部分上并且探针接触区域位于金属膜的第二部分上。
-
公开(公告)号：CN112420660A
公开(公告)日：2021-02-26
申请号：CN202010782291.X
申请日：2020-08-06
Applicant: 瑞萨电子株式会社
IPC: H01L23/522 , H01L23/528 , H01L23/535 , H01L23/00 , H01L23/31 , H01L21/768 , H01L21/60
Abstract: 本公开的实施例涉及一种半导体器件。该半导体器件包括：键合焊盘，在第一布线层中形成；以及第一布线和第二布线，在第二布线层中形成，该第二布线层设置在第一布线层下方的一层。此处，电源电位和参考电位将分别被供应给各自的第一布线和第二布线。而且，在透视平面图中，第一布线中的每个第一布线彼此邻近布置，并且布置在第二布线层的第一位置处，该第一位置与第一键合焊盘的键合区重叠。而且，在透视平面图中，第二布线布置在第二布线层的第二位置处，该第二位置与位于第一键合焊盘与第二键合焊盘之间的第一区重叠。进一步地，每个第一布线的宽度小于第二布线的宽度。
-
公开(公告)号：CN101546736B
公开(公告)日：2012-07-18
申请号：CN200910130253.X
申请日：2009-03-30
Applicant: 瑞萨电子株式会社
CPC classification number: H01L23/3171 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体晶片、半导体器件和制造半导体器件的方法。所述半导体晶片具有划线区域和由划线区域划分的多个元件形成区域，所述半导体晶片包括：导电图形，其形成在划线区域中；岛形钝化膜，其至少形成在导电图形之中的暴露于或者可能暴露于通过沿着划线区域对半导体晶片进行划片获得的半导体芯片的侧面的导电图形的上方，从而岛形钝化膜与导电图形相对。
-
-
-
-
Search Results
5
records
(took 0.018 seconds)
