公开(公告)号：CN101645461B

公开(公告)日：2011-10-12

申请号：CN200910166007.X

申请日：2009-08-07

Applicant: 瑞萨电子株式会社

Inventor： 田中浩治

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

CPC classification number: H01L21/823481 ,  H01L21/823437 ,  H01L29/4238

Abstract: 本发明涉及一种半导体器件。所述半导体器件包括：元件隔离膜，其形成在一种导电类型的半导体衬底表面上；栅电极，其具有位于元件隔离膜和元件形成区之间的边界处的一对端部；反型导电类型的源极区和漏极区，其被布置成将栅电极正下方的区域夹在其间；以及杂质扩散区，其具有所述一种导电类型，形成在元件形成区中。源极区与元件形成区中的栅电极正下方的区域中的元件隔离膜和元件形成区之间的边界侧上的区域分离。在杂质扩散区中，与边界侧上的区域相邻的部分被布置在源极区和元件隔离膜之间，并且与源极区和边界侧上的区域接触。杂质扩散区不布置在漏极区和元件隔离膜之间。

公开(公告)号：CN101030581B

公开(公告)日：2011-05-11

申请号：CN200610163013.6

申请日：2006-11-28

Applicant: 瑞萨电子株式会社

Inventor： 田中浩治

IPC: H01L27/115

CPC classification number: H01L29/7883 ,  G11C16/0416 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11558 ,  H01L29/42324

Abstract: 本发明涉及一种具有非易失性存储器单元的EEPROM。该非易失性存储单元具有第一MOS晶体管(10)和第二MOS晶体管(20)。该第一MOS晶体管(10)和第二MOS晶体管(20)具有共用栅电极(30)，并且该栅电极(30)是与周围电路电气隔离的浮置栅电极。该第一MOS晶体管(10)和第二MOS晶体管(20)具有相同的导电类型。

公开(公告)号：CN101546736B

公开(公告)日：2012-07-18

申请号：CN200910130253.X

申请日：2009-03-30

Applicant: 瑞萨电子株式会社

Inventor： 田中浩治 ,  矶崎诚也

IPC: H01L23/28 ,  H01L21/78

CPC classification number: H01L23/3171 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体晶片、半导体器件和制造半导体器件的方法。所述半导体晶片具有划线区域和由划线区域划分的多个元件形成区域，所述半导体晶片包括：导电图形，其形成在划线区域中；岛形钝化膜，其至少形成在导电图形之中的暴露于或者可能暴露于通过沿着划线区域对半导体晶片进行划片获得的半导体芯片的侧面的导电图形的上方，从而岛形钝化膜与导电图形相对。