-
公开(公告)号：CN109815036A
公开(公告)日：2019-05-28
申请号：CN201811386781.7
申请日：2018-11-20
Applicant: 瑞萨电子株式会社
IPC: G06F11/00
Abstract: 本申请涉及半导体装置。现有的半导体装置不能检测在除了运算核心之外的模式切换处理所需的电路中发生的故障，从而可靠性不够。本发明的实施例的半导体装置包括：选择器，对应于多个运算核心中的用作在锁步模式中检查运算核心的一个运算核心而提供，并且在锁步模式中，阻止从对应的运算核心输出的接口信号，并且在分离模式中，使从对应的运算核心输出的接口信号通过；访问监测器，监测经由选择器输出的接口信号，并且当检测到接口信号的异常状态时，输出误差信号；以及误差控制单元，基于从访问监测器输出的误差信号，向高层级系统输出异常状态处理请求。
-
-
-
公开(公告)号：CN107729189A
公开(公告)日：2018-02-23
申请号：CN201710610987.2
申请日：2017-07-25
Applicant: 瑞萨电子株式会社
IPC: G06F11/20
Abstract: 本公开涉及半导体器件及其控制方法。例如，半导体器件(1)包括第一处理单元(10-1)、第二处理单元(10-2)、写入单元(12)、存储单元(14)和处理控制单元(20)。写入单元(12)将与第一处理单元(10-1)和第二处理单元(10-2)中的每一个的处理相关的第一信息写入存储单元(14)。处理控制单元(20)控制第一处理单元(10-1)和第二处理单元(10-2)的操作。当在第一处理单元(10-1)中发生错误时，处理控制单元(20)执行控制以停止第一处理单元(10-1)。当确定没有发生错误的第二处理单元(10-2)能够通过使用存储在存储单元(14)中的第一信息保持第一处理的执行时，第二处理单元(10-2)保持第一处理的执行。
-
Patent Agency Ranking
公开(公告)号：CN103368569B
公开(公告)日：2017-06-09
申请号：CN201310114476.3
申请日：2013-03-25
Applicant: 瑞萨电子株式会社
Inventor： 多木良孝
IPC: H03L7/24
Abstract: 本发明涉及半导体集成电路。在中心扩展的SSCG中，在上扩展和下扩展侧精确诊断操作状态，同时使诊断电路产生的噪声对SSCG所输出的时钟频率的影响最小化。产生以通过输入参考时钟频率乘以预定数字而获得的频率为中心的中心扩展调制时钟的SSCG被配置为包括相位比较器、VCO以及由分频器和分频比调制电路形成的调制电路。分频比调制电路向分频器提供在预定乘数以上和以下调制的分频比，并且输出被包括为扩展方向标识信号的量级关系。诊断电路包括对经调制时钟进行计数的计数器，并且基于扩展方向标识信号在上扩展或下扩展周期中执行计数操作。基于针对预定周期而计数的值，例如针对存在或不存在故障而对SSCG的操作状态进行诊断。
-
公开(公告)号：CN106021011A
公开(公告)日：2016-10-12
申请号：CN201610067351.3
申请日：2016-01-29
Applicant: 瑞萨电子株式会社
IPC: G06F11/10
Abstract: 在带有ECC的存储器中，在不使用地址信息产生冗余位并且不重写存储器的情形下改善存储器的地址电路的故障检测率。所述存储器将彼此不同的地址的数据和添加到所述数据的冗余位保存在共用同一选择信号配线(例如，字线或列线)的多个存储单元中并且输出对应指定地址的读出数据。ECC解码器对读出数据执行错误检测。当通过ECC解码器检测到错误时，通过对由与选择所述检测到错误的读出数据的选择信号配线相同的选择信号配线选择的且与读出数据的地址不同的一个或多个地址进行存取以及评价对所述读出数据的错误检测的结果来执行所述存储器的故障诊断。
-
公开(公告)号：CN112100002B
公开(公告)日：2025-05-09
申请号：CN202010469650.6
申请日：2020-05-28
Applicant: 瑞萨电子株式会社
IPC: G06F11/16
Abstract: 本公开的实施例涉及一种半导体装置和操作半导体装置的方法。在包括锁步功能的半导体装置中，抑制多个处理器的总线访问冲突。半导体装置包括：第一处理器；用于在第一模式下监视第一处理器操作的第二处理器；第一总线和第二总线；在第二模式下由第一处理器或第二处理器专用的第一非共享资源和第二非共享资源；以及第一选择器，用于选择用于在第二处理器和所选择的总线之间传送接口信号的总线。在第二模式下，第一处理器和第二处理器执行不同指令，第一选择器选择第二总线。在第二模式下，第一非共享资源经由第一总线由第一处理器访问，第二非共享资源经由第二总线由第二处理器访问。
-
公开(公告)号：CN112100002A
公开(公告)日：2020-12-18
申请号：CN202010469650.6
申请日：2020-05-28
Applicant: 瑞萨电子株式会社
IPC: G06F11/16
Abstract: 本公开的实施例涉及一种半导体装置和操作半导体装置的方法。在包括锁步功能的半导体装置中，抑制多个处理器的总线访问冲突。半导体装置包括：第一处理器；用于在第一模式下监视第一处理器操作的第二处理器；第一总线和第二总线；在第二模式下由第一处理器或第二处理器专用的第一非共享资源和第二非共享资源；以及第一选择器，用于选择用于在第二处理器和所选择的总线之间传送接口信号的总线。在第二模式下，第一处理器和第二处理器执行不同指令，第一选择器选择第二总线。在第二模式下，第一非共享资源经由第一总线由第一处理器访问，第二非共享资源经由第二总线由第二处理器访问。
-
公开(公告)号：CN103368569A
公开(公告)日：2013-10-23
申请号：CN201310114476.3
申请日：2013-03-25
Applicant: 瑞萨电子株式会社
Inventor： 多木良孝
IPC: H03L7/24
Abstract: 本发明涉及半导体集成电路。在中心扩展的SSCG中，在上扩展和下扩展侧精确诊断操作状态，同时使诊断电路产生的噪声对SSCG所输出的时钟频率的影响最小化。产生以通过输入参考时钟频率乘以预定数字而获得的频率为中心的中心扩展调制时钟的SSCG被配置为包括相位比较器、VCO以及由分频器和分频比调制电路形成的调制电路。分频比调制电路向分频器提供在预定乘数以上和以下调制的分频比，并且输出被包括为扩展方向标识信号的量级关系。诊断电路包括对经调制时钟进行计数的计数器，并且基于扩展方向标识信号在上扩展或下扩展周期中执行计数操作。基于针对预定周期而计数的值，例如针对存在或不存在故障而对SSCG的操作状态进行诊断。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.035 seconds)
