公开(公告)号：CN109815046A

公开(公告)日：2019-05-28

申请号：CN201811383641.4

申请日：2018-11-20

Applicant: 瑞萨电子株式会社

Inventor： 谷本匡亮 ,  森山大辅 ,  多木良孝

IPC: G06F11/10

Abstract: 本发明的实施例涉及半导体器件、认证系统和认证方法。提供一种半导体器件，该半导体器件可以执行考虑功能安全的安全数据发送/接收。半导体器件包括执行认证处理的硬件安全模块电路、以及用于至少对在硬件安全模块电路中处理的第一数据执行错误检测处理的错误检测电路。与错误检测电路相关联的存储器区域被配置为在至少对第一数据执行错误检测处理时，仅能够由硬件安全模块电路访问。

公开(公告)号：CN107145362A

公开(公告)日：2017-09-08

申请号：CN201710126476.3

申请日：2017-03-01

Applicant: 瑞萨电子株式会社

Inventor： 谷本匡亮 ,  萩原今朝巳 ,  森田直幸

IPC: G06F9/445

CPC classification number: G06F8/65 ,  G06F8/654 ,  G06F8/658 ,  G06F9/32 ,  G06F9/44521 ,  G06F12/0246 ,  G06F12/0292 ,  G06F2212/251 ,  G06F2212/7201 ,  G06F2212/7208 ,  H04L67/34

Abstract: 本发明涉及嵌入式设备以及程序更新方法。本发明的目的是，在不使用更新前程序和更新差分程序来重建程序的情况下，进行程序更新处理。所述嵌入式设备具有：非易失性存储器，其具有多个层面，能够独立地从/向该多个层面读取/写入数据；以及地址转换器，其通过使用地址转换表来进行地址转换。当通过由CPU解码指令获得的地址是与默认程序中的改变部分相对应的地址时，地址转换器将该地址转换为在其中配置差分程序的地址。

公开(公告)号：CN107145362B

公开(公告)日：2021-08-06

申请号：CN201710126476.3

申请日：2017-03-01

Applicant: 瑞萨电子株式会社

Inventor： 谷本匡亮 ,  萩原今朝巳 ,  森田直幸

IPC: G06F8/658

Abstract: 本发明涉及嵌入式设备以及程序更新方法。本发明的目的是，在不使用更新前程序和更新差分程序来重建程序的情况下，进行程序更新处理。所述嵌入式设备具有：非易失性存储器，其具有多个层面，能够独立地从/向该多个层面读取/写入数据；以及地址转换器，其通过使用地址转换表来进行地址转换。当通过由CPU解码指令获得的地址是与默认程序中的改变部分相对应的地址时，地址转换器将该地址转换为在其中配置差分程序的地址。

公开(公告)号：CN105827587B

公开(公告)日：2021-05-11

申请号：CN201510946793.0

申请日：2015-12-17

Applicant: 瑞萨电子株式会社

Inventor： 森田直幸 ,  谷本匡亮

IPC: H04L29/06

Abstract: 中继设备、终端设备和通信方法。即使当执行拜占庭故障类型攻击的非法设备耦接到其它设备和中继设备耦接的通信路径时，从通信路径将非法设备排除在外。在可与认证设备通信的中继设备、终端设备和其它设备通过通信路径耦接的通信系统中，中继设备、终端设备等分别具有特有认证信息。中继设备将它自身的认证信息和从终端设备收集的认证信息等发送到认证设备。认证设备基于接收的认证信息确定中继设备、终端设备等是否是可信设备。中继设备关闭自身和基于确定结果被确定为不可信的设备之间的通信，并且将关闭与被确定为不可信的设备的通信的通信控制信息发送到终端设备等。终端设备等关闭自身和基于通信控制信息被确定为不可信的设备之间的通信。

公开(公告)号：CN112100002B

公开(公告)日：2025-05-09

申请号：CN202010469650.6

申请日：2020-05-28

Applicant: 瑞萨电子株式会社

Inventor： 多木良孝 ,  谷本匡亮

IPC: G06F11/16

Abstract: 本公开的实施例涉及一种半导体装置和操作半导体装置的方法。在包括锁步功能的半导体装置中，抑制多个处理器的总线访问冲突。半导体装置包括：第一处理器；用于在第一模式下监视第一处理器操作的第二处理器；第一总线和第二总线；在第二模式下由第一处理器或第二处理器专用的第一非共享资源和第二非共享资源；以及第一选择器，用于选择用于在第二处理器和所选择的总线之间传送接口信号的总线。在第二模式下，第一处理器和第二处理器执行不同指令，第一选择器选择第二总线。在第二模式下，第一非共享资源经由第一总线由第一处理器访问，第二非共享资源经由第二总线由第二处理器访问。

公开(公告)号：CN112100002A

公开(公告)日：2020-12-18

申请号：CN202010469650.6

申请日：2020-05-28

Applicant: 瑞萨电子株式会社

Inventor： 多木良孝 ,  谷本匡亮

IPC: G06F11/16

Abstract: 本公开的实施例涉及一种半导体装置和操作半导体装置的方法。在包括锁步功能的半导体装置中，抑制多个处理器的总线访问冲突。半导体装置包括：第一处理器；用于在第一模式下监视第一处理器操作的第二处理器；第一总线和第二总线；在第二模式下由第一处理器或第二处理器专用的第一非共享资源和第二非共享资源；以及第一选择器，用于选择用于在第二处理器和所选择的总线之间传送接口信号的总线。在第二模式下，第一处理器和第二处理器执行不同指令，第一选择器选择第二总线。在第二模式下，第一非共享资源经由第一总线由第一处理器访问，第二非共享资源经由第二总线由第二处理器访问。

公开(公告)号：CN110430057A

公开(公告)日：2019-11-08

申请号：CN201910334715.3

申请日：2019-04-24

Applicant: 瑞萨电子株式会社

Inventor： 谷本匡亮 ,  森山大辅

IPC: H04L9/32 ,  H04L9/08

Abstract: 本公开的实施例涉及数据传输系统和传输方法。为了安全地实现对在传输侧的装置与接收侧的装置之间共享的密钥的更新。第二装置通过加密处理单元加密新的共享密钥，发布针对来自签名处理单元的经加密的新的共享密钥的签名，并且向第一装置传输签名和经加密的新的共享密钥。当签名处理单元验证签名失败时，第一装置执行控制以禁止在经加密的新的共享密钥的接收之后执行的、并且将新的共享密钥存储到存储单元中所需要的至少一个处理。

公开(公告)号：CN105827587A

公开(公告)日：2016-08-03

申请号：CN201510946793.0

申请日：2015-12-17

Applicant: 瑞萨电子株式会社

Inventor： 森田直幸 ,  谷本匡亮

IPC: H04L29/06

CPC classification number: H04L63/0876 ,  H04L9/3226 ,  H04L63/0435 ,  H04L63/0869 ,  H04L63/0823

Abstract: 中继设备、终端设备和通信方法。即使当执行拜占庭故障类型攻击的非法设备耦接到其它设备和中继设备耦接的通信路径时，从通信路径将非法设备排除在外。在可与认证设备通信的中继设备、终端设备和其它设备通过通信路径耦接的通信系统中，中继设备、终端设备等分别具有特有认证信息。中继设备将它自身的认证信息和从终端设备收集的认证信息等发送到认证设备。认证设备基于接收的认证信息确定中继设备、终端设备等是否是可信设备。中继设备关闭自身和基于确定结果被确定为不可信的设备之间的通信，并且将关闭与被确定为不可信的设备的通信的通信控制信息发送到终端设备等。终端设备等关闭自身和基于通信控制信息被确定为不可信的设备之间的通信。