公开(公告)号：CN108986862B

公开(公告)日：2023-10-31

申请号：CN201810524038.7

申请日：2018-05-28

Applicant: 瑞萨电子株式会社

Inventor： 桥爪毅 ,  藤田直哉 ,  长田俊哉 ,  横山佳巧 ,  新保克己 ,  佐藤康治

IPC: G11C16/08 ,  G11C16/34

Abstract: 本发明涉及一种半导体装置及存储模块。选择译码器(303)根据至少1位的地址位控制多个选择信号(cen1～cenn)的电平。存储模块(30‑i(i＝1～N))在对应的选择信号(ceni)为激活电平时被选择，从而能够进行数据的读取及写入。故障判定部(304)根据多个选择信号(cen1～cenn)的电平判定选择译码器(303)是否处于故障状态。

公开(公告)号：CN119541579A

公开(公告)日：2025-02-28

申请号：CN202411184661.4

申请日：2024-08-27

Applicant: 瑞萨电子株式会社

Inventor： 三浦智博 ,  佐藤康治 ,  长田俊哉

IPC: G11C11/413 ,  G11C7/20

Abstract: 本公开涉及存储器设备。提供了通过指定初始化数据批量初始化存储器单元数据的一种存储器设备，或通过部分地屏蔽初始化区域以批量初始化存储器单元数据的一种存储器设备。提供的存储器设备包括控制电路、IO(输入/输出)输入电路和选择电路，控制电路接收从初始化控制电路发射的初始化模式信号，并且生成内部时钟和写入控制信号，IO(输入/输出)输入电路根据从初始化控制电路发射的初始化数据将低电平施加给位线的真侧或补侧，选择电路同时选择多个字线和多个位线，并且同时将初始化数据写入到存储器单元中，该存储器单元被连接到所选择的字线和位线。

公开(公告)号：CN115841833A

公开(公告)日：2023-03-24

申请号：CN202211027059.0

申请日：2022-08-25

Applicant: 瑞萨电子株式会社

Inventor： 佐藤康治 ,  长田俊哉 ,  石川次郎

IPC: G11C11/419 ,  G11C5/14

Abstract: 本公开涉及一种半导体装置。本发明的目的是提供一种并入在半导体装置中的静态随机存取存储器(SRAM)，其可以在维持正常操作中的写入特性和读取特性的同时减小泄漏电流。该半导体装置包括用于生成第一电源电位的第一调节器，用于生成比第一电源电位低的第二电源电位的第二调节器，以及具有正常操作模式和恢复备用模式的静态随机存取存储器(SRAM)。SRAM包括接收第一电源电位和第二电源电位的电源开关电路，以及包括多个存储器单元的存储器阵列。当SRAM处于正常操作模式时，电源开关电路被控制以使得从电源开关电路向存储器阵列供应第一电源电位，并且当SRAM处于恢复备用模式时，从电源开关电路向存储器阵列供应第二电源电位。

公开(公告)号：CN118057534A

公开(公告)日：2024-05-21

申请号：CN202311536790.0

申请日：2023-11-17

Applicant: 瑞萨电子株式会社

Inventor： 北形大树 ,  佐藤康治 ,  佐野聪明

IPC: G11C11/419

Abstract: 各自包括存储器单元阵列、输入/输出电路、字线驱动器和控制电路的多个SRAM宏被安装在半导体芯片上。每个SRAM宏包括：确定块，被布置在控制电路中并且被配置为基于SRAM宏的电源电压来生成用于确定读取辅助量和写入辅助量的模式信号；以及辅助电路，基于由确定块生成的模式信号来执行读取辅助操作和写入辅助操作。

公开(公告)号：CN116264091A

公开(公告)日：2023-06-16

申请号：CN202211611715.1

申请日：2022-12-14

Applicant: 瑞萨电子株式会社

Inventor： 长田俊哉 ,  佐藤康治

IPC: G11C11/418 ,  G11C11/417 ,  G11C7/20

Abstract: 提供了一种半导体器件。提供了一种能够以相对高的速度初始化存储器单元中的数据同时抑制面积增加的技术。基于复位信号变为高电平的事实，半导体器件的控制电路将第一晶体管变为关断状态，将多条字线变为选择状态，将预充电电路变为关断状态，将用于写入的列开关变为导通状态，将用于读取的列开关变为关断状态，使得写入电路将第一位线和第二位线分别变为低电平和高电平，并且初始化多个存储器单元。

公开(公告)号：CN108986862A

公开(公告)日：2018-12-11

申请号：CN201810524038.7

申请日：2018-05-28

Applicant: 瑞萨电子株式会社

Inventor： 桥爪毅 ,  藤田直哉 ,  长田俊哉 ,  横山佳巧 ,  新保克己 ,  佐藤康治

IPC: G11C16/08 ,  G11C16/34

Abstract: 本发明涉及一种半导体装置及存储模块。选择译码器(303)根据至少1位的地址位控制多个选择信号(cen1～cenn)的电平。存储模块(30-i(i＝1～N))在对应的选择信号(ceni)为激活电平时被选择，从而能够进行数据的读取及写入。故障判定部(304)根据多个选择信号(cen1～cenn)的电平判定选择译码器(303)是否处于故障状态。