公开(公告)号：CN108986862B

公开(公告)日：2023-10-31

申请号：CN201810524038.7

申请日：2018-05-28

Applicant: 瑞萨电子株式会社

Inventor： 桥爪毅 ,  藤田直哉 ,  长田俊哉 ,  横山佳巧 ,  新保克己 ,  佐藤康治

IPC: G11C16/08 ,  G11C16/34

Abstract: 本发明涉及一种半导体装置及存储模块。选择译码器(303)根据至少1位的地址位控制多个选择信号(cen1～cenn)的电平。存储模块(30‑i(i＝1～N))在对应的选择信号(ceni)为激活电平时被选择，从而能够进行数据的读取及写入。故障判定部(304)根据多个选择信号(cen1～cenn)的电平判定选择译码器(303)是否处于故障状态。

公开(公告)号：CN108986862A

公开(公告)日：2018-12-11

申请号：CN201810524038.7

申请日：2018-05-28

Applicant: 瑞萨电子株式会社

Inventor： 桥爪毅 ,  藤田直哉 ,  长田俊哉 ,  横山佳巧 ,  新保克己 ,  佐藤康治

IPC: G11C16/08 ,  G11C16/34

Abstract: 本发明涉及一种半导体装置及存储模块。选择译码器(303)根据至少1位的地址位控制多个选择信号(cen1～cenn)的电平。存储模块(30-i(i＝1～N))在对应的选择信号(ceni)为激活电平时被选择，从而能够进行数据的读取及写入。故障判定部(304)根据多个选择信号(cen1～cenn)的电平判定选择译码器(303)是否处于故障状态。