公开(公告)号：CN119380770A

公开(公告)日：2025-01-28

申请号：CN202410694135.6

申请日：2024-05-31

Applicant: 爱思开海力士有限公司

Inventor： 崔亨进 ,  朴世泉 ,  梁仁坤

IPC: G11C8/08 ,  G11C8/14 ,  G11C16/04 ,  G11C16/14

Abstract: 本公开涉及一种支持字线保持操作的存储器装置及其操作方法。该存储器装置包括：存储器单元阵列；以及控制器，被配置为：执行编程循环直到选择存储器单元的编程操作成功，每个编程循环包括电压施加操作、字线保持操作和验证操作；在字线保持操作期间，将具有高于接地电压的电平的保持通过电压施加到具有编程状态的第一字线和具有擦除状态的第二字线中的每一个，第一字线和第二字线属于多条字线之中的未选择字线；在验证操作期间，将具有高于保持通过电压的电平的验证通过电压施加到属于第一字线和第二字线的K条字线，并且将保持通过电压施加到第二字线之中除了该K条字线之外的其余字线。

公开(公告)号：CN114743986A

公开(公告)日：2022-07-12

申请号：CN202110928835.3

申请日：2021-08-13

Applicant: 爱思开海力士有限公司

Inventor： 林星默 ,  尹大焕 ,  崔吉福 ,  辛在贤 ,  梁仁坤 ,  崔亨进

IPC: H01L27/11582 ,  H01L27/11568

Abstract: 本申请涉及半导体存储器装置及其制造方法。本文可提供一种半导体存储器装置和制造该半导体存储器装置的方法。该半导体存储器装置可包括：层叠体，其包括在基板上交替地层叠的多个层间绝缘层和多个栅电极；以及多个沟道结构，其被配置为垂直地穿过层叠体。所述多个沟道结构中的每一个可包括朝着基板垂直地延伸的芯绝缘层、第一沟道层、第二沟道层、隧道绝缘层和电荷存储层。第一沟道层的电子迁移率可高于第二沟道层的电子迁移率。

公开(公告)号：CN114078499A

公开(公告)日：2022-02-22

申请号：CN202110382745.9

申请日：2021-04-09

Applicant: 爱思开海力士有限公司

Inventor： 辛在贤 ,  金兑祜 ,  梁仁坤 ,  林星默

IPC: G11C7/12 ,  G11C8/08 ,  G11C16/10

Abstract: 本文提供了一种半导体存储器装置和操作该半导体存储器装置的方法。该半导体存储器装置包括存储器块、外围电路和控制逻辑。存储器块包括分别联接到多条源极选择线的多个子块。外围电路对存储器块执行编程操作。控制逻辑被配置为控制外围电路，以增大联接到存储器块的公共源极线的电压，将多条源极选择线当中的至少一条源极选择线的电压增大到第一电压电平，以及设置联接到存储器块的位线的电压并且将至少一条源极选择线的电压从第一电压电平增大到第二电压电平。

公开(公告)号：CN114078516B

公开(公告)日：2024-10-29

申请号：CN202110412783.4

申请日：2021-04-16

Applicant: 爱思开海力士有限公司

Inventor： 辛在贤 ,  梁仁坤 ,  林星默

IPC: G11C11/4093 ,  G11C11/4094 ,  G11C11/4096 ,  G11C11/4097

Abstract: 本公开提供一种存储器装置和操作该存储器装置的方法。一种存储器装置包括多个存储器单元串、外围电路和控制逻辑。多个存储器单元串连接在位线和公共源极线之间。外围电路被配置为对多个存储器单元串执行沟道预充电操作和编程操作。控制逻辑被配置为控制外围电路在编程操作中向连接到多个存储器单元串的多条字线中的选定字线施加通过电压，并且在向选定字线施加通过电压的时段的一部分期间向连接到多个存储器单元串的源极选择线施加导通电压。

公开(公告)号：CN114373498A

公开(公告)日：2022-04-19

申请号：CN202110656098.6

申请日：2021-06-11

Applicant: 爱思开海力士有限公司

Inventor： 梁仁坤 ,  金兑祜 ,  辛在贤 ,  林星默

IPC: G11C29/02

Abstract: 本申请涉及页缓冲器、包括该页缓冲器的存储器装置及其操作方法。一种存储器装置包括页缓冲器、电压发生器和测试控制器。页缓冲器通过位线连接至存储器单元，并且被配置为通过电连接至位线的感测节点的电位来感测存储器单元的阈值电压。电压发生器被配置为生成要施加到感测节点的测试电压。测试控制器被配置为控制电压发生器向感测节点施加测试电压，并且基于感测节点的泄漏电流值检测页缓冲器的缺陷。

公开(公告)号：CN112397126A

公开(公告)日：2021-02-23

申请号：CN202010486460.5

申请日：2020-06-01

Applicant: 爱思开海力士有限公司

Inventor： 梁仁坤

IPC: G11C16/10 ,  G11C7/12

Abstract: 本公开的实施例涉及存储器设备及操作存储器设备的方法。存储器设备可以包括存储器单元阵列、多个页缓冲器组和编程操作控制器。存储器单元阵列可以包括多个存储器单元。页缓冲器组可以通过多个位线组耦合到多个存储器单元，并且可以被配置为在多个位线组上执行位线预充电操作。编程操作控制器可以被配置为控制多个页缓冲器组，以在多个存储器单元上的编程操作期间，执行在不同时间点启动的位线预充电操作，并且取决于编程操作的进度，调整位线预充电操作的启动时间点之间的间隔。

公开(公告)号：CN119152915A

公开(公告)日：2024-12-17

申请号：CN202311764443.3

申请日：2023-12-20

Applicant: 爱思开海力士有限公司

Inventor： 梁仁坤 ,  辛在贤

IPC: G11C16/34 ,  G11C16/08 ,  G11C16/10

Abstract: 本申请涉及执行编程操作的半导体存储器装置。半导体存储器装置的页缓冲器包括位线连接晶体管、内部操作电路和多个锁存电路。在被选存储器单元的编程操作期间，电源电压被施加到位线连接晶体管以将与具有大于主验证电压的阈值电压的存储器单元连接的位线的电压设置为编程禁止电压。此外，小于编程禁止电压的第二编程允许电压被施加到位线连接晶体管。此外，小于第二编程允许电压的第一编程允许电压被施加到位线连接晶体管的栅极。

公开(公告)号：CN118486339A

公开(公告)日：2024-08-13

申请号：CN202311087727.3

申请日：2023-08-28

Applicant: 爱思开海力士有限公司

Inventor： 崔亨进 ,  梁仁坤 ,  刘泳胜

IPC: G11C7/10 ,  G11C8/10

Abstract: 本申请涉及半导体装置和半导体装置的操作方法。一种半导体装置可包括：页缓冲器，其包括第一至第五锁存器，其中，第一至第三锁存器和第五锁存器被配置为分别存储5比特原始数据当中的4比特原始数据，并且第四锁存器被配置为存储与存储在第二锁存器中的数据相同的数据；以及控制电路，其被配置为基于存储在第一至第五锁存器中的两个中的数据来确定编程禁止图案，并且控制页缓冲器以使得存储在第一至第五锁存器中的至少一个中的数据基于编程禁止图案而被反转。

公开(公告)号：CN118072800A

公开(公告)日：2024-05-24

申请号：CN202310865350.3

申请日：2023-07-14

Applicant: 爱思开海力士有限公司

Inventor： 辛在贤 ,  孙昌汉 ,  梁仁坤 ,  黄盛炫

IPC: G11C16/34 ,  G11C16/10 ,  G11C16/30 ,  G11C16/08

Abstract: 本申请涉及存储器装置和操作该存储器装置的方法。本技术涉及电子装置。一种存储器装置包括：多个存储器单元，其连接到布置在多条源极选择线和多条漏极选择线之间的多条字线；外围电路，其被配置为执行将数据编程在多个存储器单元当中的被选存储器单元中的编程操作；以及编程操作控制器，其被配置为控制外围电路在向连接到被选存储器单元的被选字线施加编程电压之后在向多条字线施加通过电压的同时向多条源极选择线施加用于使连接到多条源极选择线的源极选择晶体管导通的电压。

公开(公告)号：CN114187938A

公开(公告)日：2022-03-15

申请号：CN202110439854.X

申请日：2021-04-23

Applicant: 爱思开海力士有限公司

Inventor： 林星默 ,  梁仁坤 ,  辛在贤 ,  崔亨进

IPC: G11C7/12 ,  G11C8/08 ,  G11C29/00

Abstract: 本技术涉及电子装置。例如，本技术涉及存储器装置及操作存储器装置的方法。根据实施方式的存储器装置包括：存储器单元、页缓冲器和测试执行器，该测试执行器控制页缓冲器以通过位线向页缓冲器的感测节点依次施加第一测试电压和电平低于第一测试电压的电平的第二测试电压，并根据感测节点的电位电平是否改变来检测感测节点的缺陷。