-
公开(公告)号：CN119808685A
公开(公告)日：2025-04-11
申请号：CN202510033211.3
申请日：2025-01-09
Applicant: 清华大学
IPC: G06F30/367
Abstract: 本公开涉及电路系统时域仿真技术领域，提供了一种含开关器件电路的时域仿真方法、系统、存储介质和设备。所述方法包括：建立含开关器件电路的微分方程组；仿真测试定位开关器件的动作时刻；找出正确的同步动作开关器件的组合，重初始化开关器件动作时刻的所述方程组；回到开关器件动作时刻前的时序，采用TR‑BDF2重启动仿真。本公开进行含开关器件电路的仿真时，采用了TR‑BDF2格式和拉格朗日插值法，能够在整个仿真过程中保持高精度和L稳定。
-
公开(公告)号：CN117556769B
公开(公告)日：2024-04-30
申请号：CN202410021707.4
申请日：2024-01-05
Applicant: 清华大学
IPC: G06F30/367 , G06F30/398 , G06F111/10
Abstract: 本发明提供了一种采用调和平均技术的半导体器件运行状态仿真方法，所述方法包括，确立描述半导体器件稳态下的基本控制方程组；确定电子、空穴漂移‑扩散方程满足的边界条件；引入矢量性质的辅助未知量，将基本控制方程组内的方程降阶为仅有一阶微分算子的形式；进行网格划分和控制方程组的空间离散化，由仅有一阶微分算子的控制方程组得到弱形式；将公式中的HDG弱形式中的对流项和扩散项的数值积分通过调和平均技术处理；使用牛顿法求解全部待求未知量。本发明提出了一种通过调和平均技术对高精度有限元格式的弱形式进行变换的方法，可以使得调整后的有限元格式在保持高精度的同时不再出现数值震荡。
-
公开(公告)号：CN119584567A
公开(公告)日：2025-03-07
申请号：CN202411593891.6
申请日：2024-11-08
IPC: H10D18/60 , H10D62/10 , H10D62/834 , H10D18/01
Abstract: 一种具有深能级受主杂质p基区的功率半导体芯片及制造方法，属于功率半导体制备领域。所述功率半导体器件芯片，在p基区中采用深能级受主杂质形成一整元胞覆盖的p+基区，或者在传统p+基区掺杂的基础上附加额外的采用深能级受主杂质形成一整元胞覆盖的p++基区；其中，所述深能级受主杂质在硅中的能级位置距离价带顶EV在0.1eV以上。相比传统功率半导体器件结构，本发明可以有效提升IGCT器件的电流关断能力，导通压降相比传统结构明显降低；可以改善IGCT的p+基区掺杂浓度对于器件电流关断能力和导通压降的矛盾。
-
公开(公告)号：CN117556769A
公开(公告)日：2024-02-13
申请号：CN202410021707.4
申请日：2024-01-05
Applicant: 清华大学
IPC: G06F30/367 , G06F30/398 , G06F111/10
Abstract: 本发明提供了一种采用调和平均技术的半导体器件运行状态仿真方法，所述方法包括，确立描述半导体器件稳态下的基本控制方程组；确定电子、空穴漂移‑扩散方程满足的边界条件；引入矢量性质的辅助未知量，将基本控制方程组内的方程降阶为仅有一阶微分算子的形式；进行网格划分和控制方程组的空间离散化，由仅有一阶微分算子的控制方程组得到弱形式；将公式中的HDG弱形式中的对流项和扩散项的数值积分通过调和平均技术处理；使用牛顿法求解全部待求未知量。本发明提出了一种通过调和平均技术对高精度有限元格式的弱形式进行变换的方法，可以使得调整后的有限元格式在保持高精度的同时不再出现数值震荡。
-
-
-
Search Results
4
records
(took 0.063 seconds)
