-
公开(公告)号:CN119584567A
公开(公告)日:2025-03-07
申请号:CN202411593891.6
申请日:2024-11-08
IPC: H10D18/60 , H10D62/10 , H10D62/834 , H10D18/01
Abstract: 一种具有深能级受主杂质p基区的功率半导体芯片及制造方法,属于功率半导体制备领域。所述功率半导体器件芯片,在p基区中采用深能级受主杂质形成一整元胞覆盖的p+基区,或者在传统p+基区掺杂的基础上附加额外的采用深能级受主杂质形成一整元胞覆盖的p++基区;其中,所述深能级受主杂质在硅中的能级位置距离价带顶EV在0.1eV以上。相比传统功率半导体器件结构,本发明可以有效提升IGCT器件的电流关断能力,导通压降相比传统结构明显降低;可以改善IGCT的p+基区掺杂浓度对于器件电流关断能力和导通压降的矛盾。
-
公开(公告)号:CN119880176A
公开(公告)日:2025-04-25
申请号:CN202510372586.2
申请日:2025-03-27
Applicant: 北京怀柔实验室
Abstract: 本发明涉及半导体技术领域,公开一种集成测温装置以及功率半导体器件。所述集成测温装置包括:阴极,所述阴极包括功率半导体器件中的目标阴极梳条以及与所述目标阴极梳条相连的金属布线,或者所述阴极为与所述目标阴极梳条中的梳条缺失区域相连的金属布线,其中所述梳条缺失区域至少与所述目标阴极梳条的一个边缘连通;位于所述目标阴极梳条下方且距所述目标阴极梳条最近的PN结;以及阳极,所述阳极为所述功率半导体器件的门极,其中所述阴极与阴极钼片之间存在间隙,以及所述集成测温装置用于通过所述阴极与所述阳极之间的电信号测量所述PN结的结温。本发明可通过集成于器件内部的测温装置来实现器件的PN结的工作结温的在线测量。
-
公开(公告)号:CN118486714A
公开(公告)日:2024-08-13
申请号:CN202410814766.7
申请日:2024-06-21
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L21/332
Abstract: 本申请涉及一种半导体结构及其制造方法。该半导体结构包括:基区、阴极区、阴极电极和至少两个门极电极;阴极区位于基区的一侧的中央位置;阴极区的至少部分嵌设于基区内;阴极电极位于阴极区背离基区的一侧并与阴极区电性连接;阴极电极覆盖阴极区的至少部分表面;其中,阴极区未被阴极电极覆盖的表面与基区靠近阴极区的表面平齐;至少两个门极电极位于基区靠近阴极区的一侧,并在第一方向上分布于阴极区的两侧;门极电极与基区电性连接。本申请能够在保证芯片的关断能力和阻断电压的基础上,有效降低芯片的导通压降,从而有利于提升半导体器件的性能。
-
公开(公告)号:CN119922928A
公开(公告)日:2025-05-02
申请号:CN202510374469.X
申请日:2025-03-27
Applicant: 北京怀柔实验室
Abstract: 本申请提供了一种集成门极换流晶闸管的元胞结构及其制备方法,该元胞结构包括:基底;漂移层在背离基底的一侧具有第一表面;第一掺杂层包括第一子掺杂区和第二子掺杂区,第一子掺杂区和第二子掺杂区沿第一方向交替排布,第一子掺杂区具有第一掺杂类型,第二子掺杂区具有第二掺杂类型;第二掺杂层背离基底的一侧表面为第二表面;阴极结构一部分位于第二掺杂层中,另一部分位于第二表面上;多个门极位于阴极结构在第一方向上的两侧。通过在漂移层上形成由第一子掺杂区和第二子掺杂区形成的半超结结构,减小了漂移层的厚度,且漂移层厚度的减小还可以降低晶闸管的导通电阻,提高晶闸管的开关速度。解决了元胞结构的尺寸较大,且综合性能不佳的问题。
-
公开(公告)号:CN119922926A
公开(公告)日:2025-05-02
申请号:CN202510372589.6
申请日:2025-03-27
Applicant: 北京怀柔实验室
Abstract: 本发明涉及半导体技术领域,公开了一种电压控制型晶闸管以及电压控制型晶闸管的制备方法,所述电压控制型晶闸管包括:从阳极到阴极依次排列的P型发射区、N型漂移区、第一P阱区与第二P阱区、以及N+型发射区,其中,所述第二P阱区位于所述第一P阱区的端部,所述第二P阱区的掺杂浓度大于所述第一P阱区的掺杂浓度。本发明通过引入第二P阱区使晶闸管的阈值电压和导通特性解耦,即,器件的阈值电压主要由第二P阱区的掺杂浓度调控,且导通特性取决于第一P阱区的掺杂浓度。
-
公开(公告)号:CN118522751B
公开(公告)日:2025-03-25
申请号:CN202410594927.6
申请日:2024-05-14
Applicant: 北京怀柔实验室
Abstract: 本发明涉及一种功率半导体器件及其制作方法,功率半导体器件包括至少一个门极换流晶闸管单元,门极换流晶闸管单元包括第一导电类型基区,第一导电类型基区包括掺杂浓度不同的第一子基区、第二子基区和第三子基区,第一子基区和第二子基区独立设置、通过第三子基区隔开;门极换流晶闸管单元还包括第二导电类型发射区、阴极电极和门极电极,第二导电类型发射区设置在第一子基区上,第一子基区覆盖第二导电类型发射区的侧面和底面,阴极电极设置在第二导电类型发射区上,门极电极设置在第二子基区上,提高了门极换流晶闸管单元的关断电流,提高了换流时门极换流晶闸管单元抗触发的能力。
-
公开(公告)号:CN117810251A
公开(公告)日:2024-04-02
申请号:CN202410232290.6
申请日:2024-03-01
Applicant: 北京怀柔实验室
IPC: H01L29/06 , H01L29/10 , H01L29/74 , H01L21/332
Abstract: 一种功率半导体器件的终端结构、制造方法及功率器件,属于半导体器件技术领域。所述终端结构位于芯片边缘部分,与芯片有源区相接;所述终端结构至少具有第一基区和第二基区,所述第一基区和第二基区具有相反导电类型;所述终端结构中,至少在所述第二基区的远离第一基区的表面与芯片有源区所在的第一主面形成负角,使得终端结构部分芯片厚度至少在所述第一主面上随与芯片有源区距离的增加而减小;其中,所述第二基区至少具有一均匀掺杂的区域。本发明的终端结构可平衡负斜角终端近有源区一侧的电场强度,提高终端的有效利用率和阻断电压,降低电场强度峰值,提升器件长期可靠性;可用于不同类型的功率半导体器件。
-
公开(公告)号:CN119922929A
公开(公告)日:2025-05-02
申请号:CN202510374488.2
申请日:2025-03-27
Applicant: 北京怀柔实验室
Abstract: 本申请公开了一种功率半导体器件及其制备方法,该功率半导体器件包括中心区域和位于中心区域外周的外围区域,中心区域和外围区域均包括多个元胞结构,元胞结构和伪元胞结构均包括沿第一方向顺序设置的缓冲区和基区,中心区域还包括具有导电通道的伪元胞结构,伪元胞结构中缓冲区具有与基区的接触面以及沿第一方向与接触面相对的第一表面;至少部分导电通道嵌于缓冲区中的预定区域中,预定区域与接触面间隔,导电通道中嵌于预定区域中的部分由第二表面延伸至预定区域内部,预定区域用于在功率半导体器件承受设计的击穿电压的情况下形成击穿区域。本申请解决了相关技术中应用于功率半导体器件中的过压保护技术导致其击穿电压一致性较差的问题。
-
公开(公告)号:CN119922927A
公开(公告)日:2025-05-02
申请号:CN202510372595.1
申请日:2025-03-27
Applicant: 北京怀柔实验室
Abstract: 本发明涉及报半导体技术领域,公开一种高关断能力的功率半导体器件以及制备方法,所述器件包括:单元胞结构,包括:形成依次层叠的阳极结构、基区结构、阴极结构、门极结构,基区结构包括浮结区,该浮结区与基区结构的掺杂类型相反,浮结区包括上平台区、下平台区以及连接两平台区的波状区,浮结区采用局部辐照并通过金属挡板在基区结构中形成且用于将阳极结构与阴极结构之间路径上的电流分流至阴极结构与门极结构之间的区域及在该区域以动态雪崩方式促进载流子的重新分布。本发明可减小阴极结构外侧边缘处的基区横向压降,以达到阴极结构与门极结构快速换流的效果,有效防止因局部电流的汇聚出现重触发而导致器件击穿,有效提高器件的关断能力。
-
公开(公告)号:CN118738109A
公开(公告)日:2024-10-01
申请号:CN202410865807.5
申请日:2024-06-28
Applicant: 北京怀柔实验室
IPC: H01L29/745 , H01L29/10 , H01L29/423 , H01L29/06 , H01L21/28 , H01L21/332
Abstract: 本公开涉及一种门极换流晶闸管单元及其制备方法、半导体器件,包括:从阳极金属到阴极金属依次排列的阳极区、缓冲区、第一初始基区、第二初始基区、阴极区;第一掺杂基区和第二掺杂基区,分别位于第二初始基区顶部的两侧;第一门极金属,至少部分位于第一掺杂基区的沟槽内;第二门极金属,至少部分位于第二掺杂基区的沟槽内,其中,阳极区、基区、第一掺杂基区、第二掺杂基区的导电类型相同,第一初始基区、阴极区的导电类型相同且与阳极区的导电类型不同;第一掺杂基区和第二掺杂基区中的离子浓度大于第二初始基区的离子浓度。至少能够有效降低门极换流晶闸管单元在关断过程中动态雪崩重触发的风险,提升IGCT芯片的关断能力。
-
-
-
-
-
-
-
-
-