-
公开(公告)号：CN103530446A
公开(公告)日：2014-01-22
申请号：CN201310440282.2
申请日：2013-09-25
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种通信协议的报文路径信息在混合语言验证系统中的提取方法，该发明将报文路径信息在单独C++（SystemC）或是Verilog语言验证系统中提取，扩展到在C++（SystemC）和Verilog两种混合语言验证系统中提取并其输出在同一模块中，同时将带时序的Verilog语言验证环境中RTL（RegisterTransferLevel，寄存器传输级)仿真时间和不带时序的C++（SystemC）语言验证环境仿真时间进行相应调整，从而减少报文路径在图形显示时带来的混合语言验证系统中时间间隔过大的问题，保证了报文路径可视化的连续性，为通信协议在C++（SystemC）和Verilog两种混合语言验证环境间的仿真提供了重要的验证、测试辅助手段。
-
公开(公告)号：CN103150264A
公开(公告)日：2013-06-12
申请号：CN201310018123.3
申请日：2013-01-18
Applicant: 浪潮电子信息产业股份有限公司
CPC classification number: G06F11/3608 , G06F11/3664 , G06F12/0815 , G06F12/0837 , G06F17/5009 , G06F2212/2542 , G06F2212/621
Abstract: 本发明提出了一种基于扩展型Cache Coherence协议的多级一致性域仿真验证和测试方法。构建了一种基于扩展型Cache Coherence协议的多级一致性域CC-NUMA系统协议的仿真模型，发明系统关键节点内协议表查询与状态转换执行机制，确保单计算域内维护Cache Coherence协议并且多个计算域之间也同时维护Cache Coherence协议，域内与域间的传输确保准确性、稳定性；提出一种可信的协议入口转换覆盖率评价驱动验证方法，通过加载经优化的事务发生器推动模型进行事务处理，在运行结束时获得覆盖率指标，较之随机事务推进机制提高验证效率。通过构建一个多处理器多一致性域验证系统模型并开展相关仿真验证，进一步确认该方法的适用性和有效性。
-
公开(公告)号：CN103294611B
公开(公告)日：2015-06-17
申请号：CN201310092990.1
申请日：2013-03-22
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F12/08
CPC classification number: G06F12/0815
Abstract: 本发明专利公开一种基于有限数据一致性状态的服务器节点数据缓存方法，包括如下步骤：1）发出访存信息，判断访存地址索引匹配是否正确，且数据一致性权限是否满足访问要求；2）从被请求方的节点控制器远端数据缓存或节点控制器本地数据缓存读出一致性独占态、共享态、转发态的远端数据或本地数据；3）仅将一致性独占态、共享态、转发态的远端数据或本地数据写入请求方的节点控制器远端数据缓存或本地数据缓存。本发明可有效降低跨节点访问频度并消除节点数据缓存替换带来的额外开销，此外，可以实现冗余度和性能的均衡控制，避免在统一目录下的替换串扰，从而大大提高了服务器系统性能。
-
公开(公告)号：CN103150264B
公开(公告)日：2014-09-17
申请号：CN201310018123.3
申请日：2013-01-18
Applicant: 浪潮电子信息产业股份有限公司
CPC classification number: G06F11/3608 , G06F11/3664 , G06F12/0815 , G06F12/0837 , G06F17/5009 , G06F2212/2542 , G06F2212/621
Abstract: 本发明提出了一种基于扩展型Cache Coherence协议的多级一致性域仿真验证和测试方法。构建了一种基于扩展型Cache Coherence协议的多级一致性域CC-NUMA系统协议的仿真模型，发明系统关键节点内协议表查询与状态转换执行机制，确保单计算域内维护Cache Coherence协议并且多个计算域之间也同时维护Cache Coherence协议，域内与域间的传输确保准确性、稳定性；提出一种可信的协议入口转换覆盖率评价驱动验证方法，通过加载经优化的事务发生器推动模型进行事务处理，在运行结束时获得覆盖率指标，较之随机事务推进机制提高验证效率。通过构建一个多处理器多一致性域验证系统模型并开展相关仿真验证，进一步确认该方法的适用性和有效性。
-
公开(公告)号：CN103049422B
公开(公告)日：2013-11-27
申请号：CN201210544976.6
申请日：2012-12-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/167
CPC classification number: G06F12/0822 , G06F12/082 , G06F12/0826 , G06F15/17368 , G06F2212/1016 , G06F2212/1048 , G06F2212/2542 , G06F2212/622
Abstract: 本发明提供一种具有多cache一致性域的多处理器节点系统构建方法，在本系统中，节点控制器内建立的目录需包含处理器域属信息，该信息可通过配置节点控制器与处理器相连的各个端口的cache一致性域属性获得。本发明可以使一个节点控制器支持节点内多个物理cache一致性域。其目的在于减少多处理器计算机系统中节点控制器的数量，减小节点间互连的规模，降低节点间拓扑复杂度，以提升系统效率；同时也可以解决处理器互连端口数目和能够支持的域内处理器ID数量非常有限对构建大规模CC-NUMA系统带来的性能瓶颈问题。
-
Patent Agency Ranking
公开(公告)号：CN103294611A
公开(公告)日：2013-09-11
申请号：CN201310092990.1
申请日：2013-03-22
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F12/08
CPC classification number: G06F12/0815
Abstract: 本发明公开一种基于有限数据一致性状态的服务器节点数据缓存方法，包括如下步骤：1）发出访存信息，判断访存地址索引匹配是否正确，且数据一致性权限是否满足访问要求；2）从被请求方的节点控制器远端数据缓存或节点控制器本地数据缓存读出一致性独占态、共享态、转发态的远端数据或本地数据；3）仅将一致性独占态、共享态、转发态的远端数据或本地数据写入请求方的节点控制器远端数据缓存或本地数据缓存。本发明可有效降低跨节点访问频度并消除节点数据缓存替换带来的额外开销，此外，可以实现冗余度和性能的均衡控制，避免在统一目录下的替换串扰，从而大大提高了服务器系统性能。
-
公开(公告)号：CN103049422A
公开(公告)日：2013-04-17
申请号：CN201210544976.6
申请日：2012-12-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/167
CPC classification number: G06F12/0822 , G06F12/082 , G06F12/0826 , G06F15/17368 , G06F2212/1016 , G06F2212/1048 , G06F2212/2542 , G06F2212/622
Abstract: 本发明提供一种具有多cache一致性域的多处理器节点系统构建方法，在本系统中，节点控制器内建立的目录需包含处理器域属信息，该信息可通过配置节点控制器与处理器相连的各个端口的cache一致性域属性获得。本发明可以使一个节点控制器支持节点内多个物理cache一致性域。其目的在于减少多处理器计算机系统中节点控制器的数量，减小节点间互连的规模，降低节点间拓扑复杂度，以提升系统效率；同时也可以解决处理器互连端口数目和能够支持的域内处理器ID数量非常有限对构建大规模CC-NUMA系统带来的性能瓶颈问题。
-
公开(公告)号：CN102880537A
公开(公告)日：2013-01-16
申请号：CN201210329080.6
申请日：2012-09-07
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F11/26
Abstract: 本发明提出一种Cache一致性协议软件模拟验证方法,该方法是软件模拟验证可通过人工方式撰写约束模型同时进行带约束的伪随机测试，对于特定的目标进行验证，并反馈协议的正确性与缺陷。基于软件模拟的方法，首先确定基于扩展型Cache Coherence协议的多级一致性描述方式，然后实现一种软件模拟验证的方法并统计覆盖率和进行错误汇报。本方法可以有效验证多状态空间下多级域的Cache Coherence一致性协议，使得协议表实现逻辑上建立对应关系，并通过全局检查器判定系统依照协议表的状态迁移是否符合一致性定义，并初步判断依照该协议表构建的模型是否具有期望的性质。该模型系统的显著优点在于它能自动生成反例，用来帮助调试系统的错误，用于加速系统诊断和调试。
-
公开(公告)号：CN103592983A
公开(公告)日：2014-02-19
申请号：CN201310552663.X
申请日：2013-10-30
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明提供一种基于模糊控制的动态电压调节设计方法，利用模糊逻辑在处理具有不确定信息时的特点来实现维持用户满意度的同时尽可能多的降低频率和电压，从而控制功耗，要实现以用户的满意度为指标来优化系统，包括以下两个问题：用户满意度的测量，电压调节方法，其中：对于用户满意度测量的问题，是基于系统视频输出动态测量用户可感知的性能来实现和比较用户的满意度，通过基于用户满意度的电压调节算法设计，在一定样本的用户体验实践并统计系统功耗。在人机交互环境下选取OpenOffice Word应用程序进行文字处理。实践验证可随机在各类人群中选取200人作为调查对象，分别让他们在没有电压调节时以及本设计的DVFSBFL算法实现下对比测试者对Word应用程序的满意度和功耗情况，对比参照系统进统计分析，最后可以将得到本发明的动态电压调节优势。
-
公开(公告)号：CN102929813B
公开(公告)日：2016-06-01
申请号：CN201210399068.2
申请日：2012-10-19
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/16
Abstract: 本发明提供一种PCI-E接口固态硬盘控制器的设计方法，固态硬盘控制器整体设计采用SOC架构，所有功能由FPGA完成。采用嵌入式处理器软核作为主控制器，利用FPGA IP核，并设计实现NAND FLASH ONFi控制器。PCI-E控制器核作为高速串行传输接口，实现高速传输。嵌入式处理器模块负责NAND Flash的读写控制与SCSI协议命令之间的转换，提高访问效率。控制器完成NAND FLASH存储管理和纠错算法。对于主机端的文件系统而言，固态硬盘控制器作为基于块的NAND文件系统结构，具有结构简单和通用性高的特点，具备可编程、设计灵活性、设计周期短、可在线升级和二次开发等优点，拥有快的构建方式，较低的实现成本。SCSI的通用性和兼容性，可以作为普通盘符，即插即用。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.044 seconds)
