-
公开(公告)号：CN118535405A
公开(公告)日：2024-08-23
申请号：CN202410792791.X
申请日：2024-06-19
IPC分类号： G06F11/263 , G06F11/22
摘要： 本发明提出了一种基于指令机器码的动态指令测试序列生成方法，包括如下步骤：根据指令集体系架构规范构建多个指令机器码模型；基于测试场景构建测试模板，所述测试模板包括指令类别的定义和指令的生成需求；基于测试模板定义的指令类别和指令生成需求，通过指令机器码模型生成指令机器码；将生成的指令机器码送入指令模拟器进行检测，保存通过检测的指令机器码，直至指令机器码生成数量满足测试模板中的生成需求；将所有生成的指令机器码分别送入待验证处理器和指令模拟器中进行执行，对比每条指令的执行日志并进行分析。本发明通过直接生成语义有效的指令机器码测试序列，对处理器进行了更高效、更全面的验证，解决了处理器硅前阶段指令集架构功能验证的测试序列生成问题。
-
-
公开(公告)号：CN117785117B
公开(公告)日：2024-08-20
申请号：CN202311812778.8
申请日：2023-12-26
申请人： 合芯科技(苏州)有限公司 , 合芯科技有限公司
摘要： 本申请提供一种基于SRT4实现SRT16的除法运算电路，通过数据输入模块完成数据的预处理工作，并向后续的电路模块输入初始操作数，余数处理模块接收初始操作数及数据选择模块的输入结果，并通过余数处理模块前次迭代获得的结果、初始操作数及数据选择模块前次迭代获得的结果，获得最新一次迭代步骤对应的余数操作数，余数操作数可用于在数据选择模块中，根据预设的结果分解方式，确定出低位结果数值和高位结果数值，在数据输出模块中，根据各步骤获得的结果数值进行合成，经过预设的迭代次数，从而得到最终结果，通过SRT4算法的原理实现了SRT16的除法计算，节约了高基数SRT计算电路的硬件资源，还提升了SRT迭代过程的计算效率。
-
公开(公告)号：CN117632876B
公开(公告)日：2024-08-20
申请号：CN202311781669.4
申请日：2023-12-22
申请人： 合芯科技(苏州)有限公司 , 合芯科技有限公司
IPC分类号： G06F16/16 , G06F16/172 , G06F16/17
摘要： 本发明涉及文件管理系统技术领域，公开了基于GPFS文件系统的文件和目录统计分析方法及装置，本发明基于GPFS文件系统按照预设周期提取预设用户文件中的第一用户文件属性数据，并将第一用户文件属性数据存储至第一用户文件；读取第一用户文件中的第一用户文件属性数据，并对第一用户文件属性数据进行数据过滤得到第二用户文件属性数据，将第二用户文件属性数据存储至第二用户文件；将第二用户文件中的第二用户文件属性数据作为只包含文件的次级目录属性数据；通过基于GPFS文件系统更新或者去除管理员不需要的属性数据，保留与管理员目标统计分析相关的数据，简化了文件的结构分析过程，从而有效提高了文件系统的目录统计分析效率。
-
公开(公告)号：CN117453291B
公开(公告)日：2024-07-09
申请号：CN202311403007.3
申请日：2023-10-26
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G06F9/38
摘要： 本发明公开了一种指令转换系统、方法、处理器芯片和计算机设备，系统包括：若干个指令匹配子模块，指令匹配子模块用于并行接收多个端口发送的短位宽指令，分别对每个端口的短位宽指令按照预设规则进行匹配，并将相匹配的多个短位宽指令作为指令组存储至指令组地址中；指令调度模块用于对各个端口的指令组进行调度提取，并发送至指令转换模块；指令转换模块用于对指令组进行指令转换，得到长位宽指令。本发明能够并行接收处理多个端口发送的短位宽指令，提高了指令的处理效率，通过动态表项匹配管理和精简指令处理，提高了指令的匹配效率、处理器的性能和运行效率，通过指令过滤和超时检测，提高了处理器的健壮性，具有极强的适配性和可扩展性。
-
公开(公告)号：CN117439691B
公开(公告)日：2024-05-28
申请号：CN202311381704.3
申请日：2023-10-23
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
摘要： 本申请提供了一种时间信息同步系统、处理器芯片以及电子设备，涉及计算机技术领域，该系统包括主时钟设备与至少一从时钟设备，主时钟设备与从时钟设备的业务数据接口之间利用总线通信连接；主时钟设备与从时钟设备的信号接口之间利用信号线通信连接；主时钟设备用于在第一时间节点，利用信号线向从时钟设备发送标记信号，以及利用总线向从时钟设备发送第二时间节点的TOD信息；从时钟设备用于接收标记信号以及TOD信息；根据TOD信息，以及接收到标记信号的第三时间节点与接收到TOD信息的第四时间节点之间间隔的同步周期的计数值，更新从时钟设备的时间信息。本申请不仅可以提升时间信息同步的准确性，节省端口资源，并且还能够降低实现难度。
-
公开(公告)号：CN117407059B
公开(公告)日：2024-05-07
申请号：CN202311395798.X
申请日：2023-10-25
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
摘要： 本申请实施例提供一种中断控制方法、设备、存储介质及程序产品，该方法包括第一中断控制器接收第二中断控制器发送的第一中断号，第一中断号包括中断源对应的中断接口的标识信息，将第一中断号存储在第一寄存器中，以使处理器从第一寄存器中读取第一中断号，根据第一中断号对中断源进行中断处理。本申请实施例提供的中断控制方法，通过在中断控制器中设置交互模块，实现中断控制器之间的数据交互，从而无需处理器对各中断控制器的寄存器进行读写，缩短了处理器处理中断的耗时，提高了系统性能。
-
公开(公告)号：CN117931240A
公开(公告)日：2024-04-26
申请号：CN202410109615.1
申请日：2024-01-25
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
摘要： 本申请实施例提供一种硬盘固件版本的升级方法、设备、存储介质及程序产品，该方法包括获取至少一个待升级服务器分别对应的基板管理控制器BMC的IP地址，针对至少一个待升级服务器中的每个待升级服务器，根据待升级服务器对应的IP地址获取待升级服务器的硬盘信息，根据至少一个待升级服务器分别对应的硬盘信息，对至少一个待升级服务器中的多个目标硬盘进行固件版本的批量升级。本实施例提供的方法，能够实现多个待升级服务器的硬盘固件批量升级，提高硬盘固件的升级效率。
-
公开(公告)号：CN117851276A
公开(公告)日：2024-04-09
申请号：CN202410031347.6
申请日：2024-01-09
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
摘要： 本发明公开了一种模拟外设的内存配置方法及装置，通过获取用户设置的模拟外设的内存映射地址范围，将内存映射地址范围发送到外设模拟程序中，以使外设模拟程序将内存映射地址范围添加到虚拟化仿真开源项目中，得到更新后的虚拟化仿真开源项目；在监测到更新后的虚拟化仿真开源项目启动时，基于外设模拟程序，对虚拟化仿真开源项目创建虚拟操作系统时的内存空间分配过程进行监听，获取虚拟操作系统运行时模拟外设的内存地址空间；将内存地址空间映射到外设模拟程序中，以使外设模拟程序在接收到用户设置的模拟外设对应的寄存器初始化值后，基于寄存器初始化值对内存地址空间进行修改；与现有技术相比，本发明的技术方案能降低模拟外设的研发成本。
-
公开(公告)号：CN117785729A
公开(公告)日：2024-03-29
申请号：CN202311782982.X
申请日：2023-12-22
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
IPC分类号： G06F12/02
摘要： 本申请涉及一种数据存储方法、装置、计算机设备和存储介质。通过服务器硬件单元的待存储数据对应的存储区域标签对应的排序信息，确定存储区域标签的在前存储区域标签对应的数据存储末尾地址，基于数据存储末尾地址得到待存储数据在存储空间中的数据存储起始地址，并根据数据存储起始地址存储待存储数据。相较于传统的为每种数据分配固定大小的空间的数据存储方式，本方案通过在存储服务器硬件单元的数据时，基于其存储区域标签的在前存储区域标签的数据存储末尾地址，确定存储区域标签的起始地址，基于该起始地址存储待存储数据的方式，在存储区域动态划分待存储数据的目标存储区域，从而提高了服务器硬件单元数据的存储效率。
-
-
-
-
-
-
-
-
-
搜索结果
202 条记录 (耗时 0.111 秒)
