-
公开(公告)号：CN117667541A
公开(公告)日：2024-03-08
申请号：CN202311622850.0
申请日：2023-11-29
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
IPC分类号： G06F11/22
摘要： 本申请提供一种基于JTAG的通用可扩展调试装置、方法、芯片及开发系统，所述装置包括：JTAG模块，提供所述装置对外的第一组JTAG信号端口；信号生成模块，与所述JTAG模块通信连接，提供所述装置对外扩展出的第二组JTAG信号端口；所述信号生成模块被配置为将所述JTAG模块发送的请求信号解析后，通过所述第二组JTAG信号端口发出；还被配置为将所述第二组JTAG信号端口接收的回应数据存入所述JTAG模块中。本申请一方面可以解决因设计上引入新设计模块而带来的调试连接问题，另一方面还能够解决FPGA开发板带来的通用IO不够的问题。
-
-
公开(公告)号：CN117290278A
公开(公告)日：2023-12-26
申请号：CN202311311960.5
申请日：2023-10-10
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
IPC分类号： G06F15/17 , G06F15/78 , G06F11/22 , G06F11/263
摘要： 本申请提供一种芯片内硬件互联结构、芯片、服务器及方法，该芯片内硬件互联结构包括：至少一个集线器和多个硬件资源；各所述硬件资源通过预设数量的连接线与所述集线器连接；所述集线器中被配置有至少一个资源池，所述资源池与具有同步关系的各所述硬件资源相关。本申请的芯片内硬件互联结构，各硬件资源通过预设数量的连接线与集线器连接，集线器中被配置有至少一个资源池，以通过资源池实现硬件资源之间的同步互联。由于不需要依赖总线互联，因而，无需对信号编码后再传递，可以直接传递电平信号。并且，无需总线异步桥、信号编码等单元，使芯片可以更小型更轻量化。同时，相比总线的信号传递，时效性也更好。
-
公开(公告)号：CN117394972B
公开(公告)日：2024-05-24
申请号：CN202311381735.9
申请日：2023-10-23
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
摘要： 本申请提供的传输时延的确定方法、系统及处理芯片，该方法包括：第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号，并确定发送第一测量信号的第一时间；其中，第一计时信号为第一时钟设备生成的用于指示时间的周期信号；第一时钟设备接收第二时钟设备返回的第二测量信号和第二计时信号；其中，第二测量信号为第二时钟设备在检测到第一测量信号后，检测到第一计时信号时所发出的第一测量信号；第一时钟设备确定第二时间；其中，第二时间用于指示确定接收到第二测量信号和第二计时信号的时间；根据第一时间和第二时间，确定传输时延。上述方法，无需提前获知设备间的传输距离，适用范围较广。
-
公开(公告)号：CN117394972A
公开(公告)日：2024-01-12
申请号：CN202311381735.9
申请日：2023-10-23
申请人： 合芯科技有限公司 , 北京市合芯数字科技有限公司
摘要： 本申请提供的传输时延的确定方法、系统及处理芯片，该方法包括：第一时钟设备向第二时钟设备发送第一计时信号和第一测量信号，并确定发送第一测量信号的第一时间；其中，第一计时信号为第一时钟设备生成的用于指示时间的周期信号；第一时钟设备接收第二时钟设备返回的第二测量信号和第二计时信号；其中，第二测量信号为第二时钟设备在检测到第一测量信号后，检测到第一计时信号时所发出的第一测量信号；第一时钟设备确定第二时间；其中，第二时间用于指示确定接收到第二测量信号和第二计时信号的时间；根据第一时间和第二时间，确定传输时延。上述方法，无需提前获知设备间的传输距离，适用范围较广。
-
公开(公告)号：CN117725863B
公开(公告)日：2024-09-10
申请号：CN202311698097.3
申请日：2023-12-11
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G06F30/33 , G06F11/22 , G06F11/273
摘要： 本申请提供一种芯片信号分析装置、系统、处理器芯片及电子设备，通过软件资源装置搭载或调用用于芯片信号分析的软件资源，并通过芯片数据获取装置，读取软件资源，获取目标走线上的电路数据，进而以服务器芯片的数据传输协议，将电路数据传输至总线协议转换装置，总线协议转换装置完成时序同步和协议转换流程，将电路数据根据预设的目标协议封装成封装数据，以目标协议传输至调试装置进行芯片信号分析，由此，提升了应用场景的普适性，并提升了软件交互的效率，降低了芯片信号分析过程中软件资源的占用，解决了POWER架构下的处理器芯片信号分析系统在进行硅后芯片验证流程中，软件交互效率低、软件资源占用大的问题。
-
公开(公告)号：CN118707289A
公开(公告)日：2024-09-27
申请号：CN202311438808.3
申请日：2023-10-31
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G01R31/28
摘要： 本申请涉及一种芯片调试模组、装置及系统。芯片调试模组包括：至少一探针组件，用于与待调试芯片连接，按照待调试芯片运行频率对应的周期采集待调试芯片运行产生的原始信号，并根据原始信号生成测试报文；数据转换组件，分别与探针组件、上位机连接，用于接收探针组件发送的测试报文，并将测试报文转发至上位机，以指示上位机根据测试报文按照周期还原待调试芯片的运行信息。本申请采用非侵入的方式且按照待调试芯片运行频率对应的周期采集待调试芯片的原始信号，不破坏待调试芯片的原代码，提高了芯片调试的效率和准确度。
-
公开(公告)号：CN117633841A
公开(公告)日：2024-03-01
申请号：CN202311704193.4
申请日：2023-12-12
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G06F21/60
摘要： 本申请涉及一种加密模块控制器、加密模块、加密系统、加密处理方法和存储介质，可用于计算机技术领域。加密模块控制器中，内存状态计算模块用于存储加密内存中当前待加密数据的有效数据量，以及加密内存对应的预设数据量；控制模块用于在外部硬件加密模块对当前待加密数据进行加密处理的过程中，若监测到内存状态计算模块存储的有效数据量小于预设数据量，则发送请求中断至计算系统，以指示计算系统从原始待加密数据中，读取当前待加密数据的下一待加密数据，将下一待加密数据存储至加密内存中，使下一待加密数据作为当前待加密数据中的新增数据，直到原始待加密数据加密完成。本申请能够提高加密处理的效率。
-
公开(公告)号：CN117435534A
公开(公告)日：2024-01-23
申请号：CN202311443577.5
申请日：2023-11-01
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
摘要： 本申请提供的基于外围总线的数据传输电路、方法及处理器,数据传输电路中包括：译码模块和比较模块。译码模块用于基于主设备发送的地址信号，在从设备中确定主设备需要访问的至少一个目标设备，并向目标设备发送片选信号；地址信号用于指示主设备需要访问的至少一个目标设备；比较模块分别与从设备、译码模块以及主设备连接；目标设备用于基于接收到的片选信号响应主设备的数据访问操作，并向比较模块发送反馈信号；反馈信号表征数据访问完毕；比较模块，用于基于译码模块输出的指示信号和接收到的反馈信号，确定结果信号，并将结果信号发送至主设备。进而，确保主设备可以基于APB总线一次实现多个目标设备的数据访问，提高数据访问效率。
-
公开(公告)号：CN117633841B
公开(公告)日：2024-09-03
申请号：CN202311704193.4
申请日：2023-12-12
申请人： 上海合芯数字科技有限公司 , 合芯科技有限公司
IPC分类号： G06F21/60
摘要： 本申请涉及一种加密模块控制器、加密模块、加密系统、加密处理方法和存储介质，可用于计算机技术领域。加密模块控制器中，内存状态计算模块用于存储加密内存中当前待加密数据的有效数据量，以及加密内存对应的预设数据量；控制模块用于在外部硬件加密模块对当前待加密数据进行加密处理的过程中，若监测到内存状态计算模块存储的有效数据量小于预设数据量，则发送请求中断至计算系统，以指示计算系统从原始待加密数据中，读取当前待加密数据的下一待加密数据，将下一待加密数据存储至加密内存中，使下一待加密数据作为当前待加密数据中的新增数据，直到原始待加密数据加密完成。本申请能够提高加密处理的效率。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.057 秒)
