-
公开(公告)号：CN102023944A
公开(公告)日：2011-04-20
申请号：CN201010594827.1
申请日：2010-12-18
Applicant: 浙江大学
Abstract: 一种存储器多模访问控制方法，将图像数据中，1个16×16宏块中的每个4×4块分为4行，分别为a、b、c、d，每行由4个字节的数据，访问控制方法包括以下过程：在反量化反变换模式、解块滤波模式下、直接存储器存储模式的存储机制，在缺省模式下，根据外部提供的片选使能信号、写使能信号、写位段选择信号、地址输入信号和数据输入信号对片上SRAM进行读写操作。以及提供了实现该多模访问控制方法的存储器控制系统。本发明提供一种能灵活切换访问模式、具有转置存储功能、提升图像存储读写效率的存储器多模访问控制方法及其存储器控制系统。
-
公开(公告)号：CN115033516B
公开(公告)日：2024-04-02
申请号：CN202210597342.0
申请日：2022-05-30
Applicant: 浙江大学
Abstract: 本发明属于微控制器及其外设通信接口领域，公开了一种基于多个单线SPI接口实现多线SPI接口传输的方法，包括步骤1：软件配置协议模式为N个通用标准单线SPI协议接口，配置N个通用标准单线SPI接口主装置，N个SPI从设备，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上；步骤2：对不同SPI接口配置寄存器的广播写操作；步骤3：通过配置广播模式的开启或关闭实现多线或单线SPI接口传输。本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。
-
公开(公告)号：CN110289041A
公开(公告)日：2019-09-27
申请号：CN201910556381.4
申请日：2019-06-25
Applicant: 浙江大学
Abstract: 本发明提出了一种BIST复用系统芯片中的ECC模块的检测存储器的装置，属于存储器的检测领域。所述装置包括BIST电路模块，ECC存储器，存储器，纠错编码器，纠错解码器。当ECC模块没有错误时，BIST可以选择复用ECC模块。本发明提出的装置通过向存储器读写数据的方式对其进行检测。在此过程中，当有一个比特的错误发生时，会被ECC纠错解码器模块所纠正，在BIST检测端不会检测到错误，给出的检测结果信号为pass，认为该区域仍然是可用的。当有两比特以上的错误的时候，才会认为是确实错误的，报出fail信号。本装置提高了检测时存储器的良品率。
-
公开(公告)号：CN109800193A
公开(公告)日：2019-05-24
申请号：CN201910032083.5
申请日：2019-01-14
Applicant: 浙江大学
Abstract: 本发明公开了一种AHB总线访问片上SRAM的桥接装置，属于SoC设计中数据高速处理领域。所述的桥接装置包括AHB转常用从机接口单元和控制数据存储模块，所述的AHB转常用从机接口单元将AHB信号转化为常用从机接口信号与控制数据存储模块和SRAM相连；所述的控制数据存储模块将写操作的控制信号和数据信号寄存，传递给SRAM，并对写后读的信号进行处理。当出现写后读的情况时，通过桥接装置的处理，优先保证读操作的进行，不会被阻塞，写操作的数据和控制信号暂时缓存在寄存器中，就不会出现读写同时访问SRAM的情况，同时由于读数据可以及时的传递给主机，大大提高而了系统的时序效率。
-
公开(公告)号：CN109800193B
公开(公告)日：2020-07-28
申请号：CN201910032083.5
申请日：2019-01-14
Applicant: 浙江大学
Abstract: 本发明公开了一种AHB总线访问片上SRAM的桥接装置，属于SoC设计中数据高速处理领域。所述的桥接装置包括AHB转常用从机接口单元和控制数据存储模块，所述的AHB转常用从机接口单元将AHB信号转化为常用从机接口信号与控制数据存储模块和SRAM相连；所述的控制数据存储模块将写操作的控制信号和数据信号寄存，传递给SRAM，并对写后读的信号进行处理。当出现写后读的情况时，通过桥接装置的处理，优先保证读操作的进行，不会被阻塞，写操作的数据和控制信号暂时缓存在寄存器中，就不会出现读写同时访问SRAM的情况，同时由于读数据可以及时的传递给主机，大大提高而了系统的时序效率。
-
Patent Agency Ranking
公开(公告)号：CN109783933B
公开(公告)日：2020-07-28
申请号：CN201910032702.0
申请日：2019-01-14
Applicant: 浙江大学
IPC: G06F30/20
Abstract: 本发明公开了一种AHB总线访问片上SRAM的桥接方法，属于SOC设计中数据的读写时序优化领域。读操作：在一段传输仅有读操作的情况下，AHB端的控制信号与SRAM端的控制信号直接相连传输，AHB端的数据信号与SRAM端的数据信号直接相连传输；写操作：在一段传输仅有写操作的情况下，AHB端的控制信号和地址信号寄存一个周期，在下一拍和数据一起传递给SRAM；写后读：在一段传输有读操作也有写操作，出现了写后读的情况下，将写操作的控制信号和数据寄存起来，暂时不传递给SRAM，下个周期读操作发起的控制信号可以直接传递给SRAM。本发明可以优化写后读情况下的时序，与通常处理方法相比，本发明提出的方法不需要阻塞读操作，优化一个周期的时序。
-
公开(公告)号：CN110289040A
公开(公告)日：2019-09-27
申请号：CN201910555383.1
申请日：2019-06-25
Applicant: 浙江大学
Abstract: 本发明公开了一种系统芯片中BIST与ECC结合的存储器检测方法，属于存储器的内建自测试领域。包括BIST模块、ECC模块和存储器，具体方法如下：当ECC模块检测到写入与读出存储器的数据不一致，并且只有一比特的错误数据，则调用ECC纠正算法，对错误的一比特进行纠正，再返回BIST模块，BIST模块给出正确的结果；当ECC模块没有检测到错误，则BIST处的结果信号会给出正确的结果；当如果是有两比特及以上的错误，则ECC并没有纠正，返回给BIST时，会检测到错误的数据，BIST会给出错误的结果反馈。本发明提高了检测的存储器的良品率，一块存储空间出现一比特错误的时候仍然认为是正确的。
-
公开(公告)号：CN114187161B
公开(公告)日：2025-03-18
申请号：CN202111484075.8
申请日：2021-12-07
Applicant: 浙江大学
IPC: G06F17/00
Abstract: 本发明属于流处理器计算领域，公开了一种通用可配的图像流水线处理阵列架构，包括若干个像素处理模块，一个程序段存储模块、一个数据段存储模块、一个行数据存储模块和一个查找表存储模块；本发明通过设计一种通用的，适用于图像处理的流水线化DSP阵列架构，解决了传统定制化图像处理模块较差的灵活性，和通用多核架构对于吞吐需求过高的缺点。在此基础上提出了一种多DSP共享存储的架构，同时可以灵活的适配多种图像处理业务不同流水线的需求，并达到较好的吞吐和性能。
-
公开(公告)号：CN115033517B
公开(公告)日：2023-12-19
申请号：CN202210597407.1
申请日：2022-05-30
Applicant: 浙江大学
Abstract: 本发明属于微控制器及其外设通信接口领域，公开了一种基于多个单线SPI接口实现多线SPI接口传输的装置，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置分别连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接每个选择器MUX，每个选择器MUX分别连接其余SPI从设备；本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。
-
公开(公告)号：CN115033517A
公开(公告)日：2022-09-09
申请号：CN202210597407.1
申请日：2022-05-30
Applicant: 浙江大学
Abstract: 本发明属于微控制器及其外设通信接口领域，公开了一种基于多个单线SPI接口实现多线SPI接口传输的装置，N个通用标准单线SPI接口主装置分别接在N个SPI从设备上，主机CPU通过AHB总线访问单个SPI模块，通用标准单线SPI0接口主装置连接1个SPI从设备SPI0，通用标准单线SPI0接口同时连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置分别连接N‑1个选择器MUX，其余通用标准单线SPI接口主装置的配置寄存器BRDCST连接每个选择器MUX，每个选择器MUX分别连接其余SPI从设备；本发明通过复用原有的多个单线SPI接口实现了多线SPI传输，进一步提高了传输效率。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.015 seconds)
