公开(公告)号：CN103681317A

公开(公告)日：2014-03-26

申请号：CN201210345795.0

申请日：2012-09-18

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/329

CPC classification number: H01L29/872 ,  H01L29/66143

Abstract: 本发明公开一种制作掩埋PN结势垒肖特基二极管的方法，该方法通过在原有的基础硅外延层的上方增设一层新的附加硅外延层，这样有多个掩埋体掩埋在新的外延表面以下，形成多个隔离的PN结，在反向电压的情况下，这些PN结形成的空泛层会防护肖特基势垒介面而减低反向电压的电场影响，因而减少反向电压增加对反向漏电变大的负面效应，并且肖特基势垒介面也保持其原先的面积，在正向电压情况下，可以保持其正向电流导通的功能及效率。

公开(公告)号：CN104952731A

公开(公告)日：2015-09-30

申请号：CN201410127294.4

申请日：2014-03-31

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66477 ,  H01L29/06 ,  H01L29/42368 ,  H01L29/78

Abstract: 本发明公开了一种具有积累效应的场效应晶体管及其生产方法，其将承担反压的空间电荷区从单一的垂直方向改变为垂直与水平两个方向，在承受反压时，利用沟槽间有效距离形成全部空乏区，实现可承受较高反压的结构。缩小外延层的厚度，同时可增加外延浓度，降低外延电阻率，保证在较薄的外延层情况下能够承担较高反压，并实现导通时较低的内阻。在沟槽底部通过注入硼离子以形成-P型区域，加上沟槽底部的厚氧化层，既保证承担反压，又可大幅提高MOS管的开关速度。利用了壁垒累积效应，在栅极加电压时沟槽外壁聚集自由电荷，形成一层高浓度的导电通道，电流经此通道导通，不须经过电阻较高的外延层，从而进一步降低了导通时的内阻。

公开(公告)号：CN103515245B

公开(公告)日：2015-12-02

申请号：CN201310460632.1

申请日：2013-09-30

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

Abstract: 本发明公开一种基于高能离子注入方式的通道分压场效应管及生产方法，利用高能离子注入设备进行渐深注入，再通过扩散制作一N型通道连接沟道与漏极，N型通道所形成的类T形结构也是3D结构，PN之间形成空乏区从单一的垂直方向改变为垂直与水平两个方向，这样可以大幅提高这个区域的耐压，从而可以增加N通道的掺杂浓度，进而又起到降低导通电阻的作用；同时，上述结构中栅极底部与漏极之间由P外延阻隔，从而使栅极底部与漏极之间的电容基本为零；并且通道与沟道的接触部分较小，可以大幅消除栅极和漏极之间的电容，综合前述两方面的改进，可以大幅减少栅极开关时的充、放电时间（Qgd可以大幅降低），从而提高了MOS管的开关速度。

公开(公告)号：CN103531481A

公开(公告)日：2014-01-22

申请号：CN201310460327.2

申请日：2013-09-30

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/0634 ,  H01L29/0642 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明公开一种基于沟槽方式的通道分压场效应管及生产方法，其利用沟槽方式，再通过扩散制作一n型通道连接沟道与漏极，n型通道所形成的十字型结构或T字形也是3D结构，PN之间形成空乏区（耗尽层）从单一的垂直方向改变为垂直与水平两个方向，这样可以大幅提高这个区域的耐压，从而可以增加N通道的掺杂浓度，进而又起到降低导通电阻的作用；同时，上述结构中栅极底部与漏极之间由P外延阻隔，从而使栅极底部与漏极之间的电容基本为零；并且通道与沟道的接触部分较小，可以大幅消除栅极和Drain之间的电容，可以大幅减少Gate开关时的充、放电时间（Qgd可以大幅降低），从而提高了MOS管的开关速度。

公开(公告)号：CN103681781A

公开(公告)日：2014-03-26

申请号：CN201210346537.4

申请日：2012-09-18

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L29/06 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0646

Abstract: 本发明公开一种掩埋PN结势垒肖特基二极管，其通过在原有硅外延层的上方增设一层附加硅外延层，这样有多个掩埋体掩埋在附加外延表面以下，形成多个隔离的PN结，在反向电压的情况下，这些PN结形成的空泛层会防护肖特基势垒介面而减低反向电压的电场影响，因而减少反向电压增加对反向漏电变大的负面效应，并且肖特基势垒介面也保持其原先的面积，在正向电压情况下，可以保持其正向电流导通的功能及效率。

公开(公告)号：CN103681318B

公开(公告)日：2016-06-29

申请号：CN201210345828.1

申请日：2012-09-18

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/329 ,  H01L29/872

Abstract: 本发明公开一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法，使用LOCOS（硅的局部氧化）氧化硅的形成，把注入的杂质离子的扩散范围有效的局限在LOCOS氧化硅区域之间，从而有效减少PN结的P区域或N区域横向（水平方向）的扩散的范围，因而减少了P区域或N区域横向扩散所占用的肖特基介面，因此肖特基介面的面积可以得到充分的利用，同时将有效的肖特基势垒界面弯曲成曲面从而增加导电面积，补偿异型小岛占用的面积，因而提升了势垒结肖特基二极管正向通电的功能及效率。

公开(公告)号：CN105374872A

公开(公告)日：2016-03-02

申请号：CN201410437289.3

申请日：2014-08-29

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  王常毅 ,  邹锋 ,  梁毅

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明公开一种双多晶硅功率MOS管及其制备方法，主要由N+衬底、N型外延层、厚氧化层、源极多晶硅、栅极氧化层、栅极多晶硅、体区P、源区N+、硼磷硅玻璃、P+区、钨塞、源极和漏极组成。本发明利用双POLY结构(Source Poly和Gate Poly)利用不同厚度的氧化层，在满足MOS器件功能的前提下，达到减小极与极间的电容的目的，大幅减小Gate和Drain之间以及Gate和Source的电容，从而大幅减少Gate开关时的充电时间(栅极电荷密度Qg可以大幅降低)，提高了MOS管的开关速度，并利用深槽类3D结构，降低外延厚度对内阻Ron的影响，实现Low Ron。

公开(公告)号：CN103531481B

公开(公告)日：2015-11-18

申请号：CN201310460327.2

申请日：2013-09-30

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明公开一种基于沟槽方式的通道分压场效应管及生产方法，其利用沟槽方式，再通过扩散制作一n型通道连接沟道与漏极，n型通道所形成的十字型结构或T字形也是3D结构，PN之间形成空乏区（耗尽层）从单一的垂直方向改变为垂直与水平两个方向，这样可以大幅提高这个区域的耐压，从而可以增加N通道的掺杂浓度，进而又起到降低导通电阻的作用；同时，上述结构中栅极底部与漏极之间由P外延阻隔，从而使栅极底部与漏极之间的电容基本为零；并且通道与沟道的接触部分较小，可以大幅消除栅极和Drain之间的电容，可以大幅减少Gate开关时的充、放电时间（Qgd可以大幅降低），从而提高了MOS管的开关速度。

公开(公告)号：CN103681318A

公开(公告)日：2014-03-26

申请号：CN201210345828.1

申请日：2012-09-18

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/329 ,  H01L29/872

CPC classification number: H01L29/66143 ,  H01L21/76202 ,  H01L29/872

Abstract: 本发明公开一种使用硅的选择氧化技术制造结势垒肖特基二极管的方法，使用LOCOS（硅的局部氧化）氧化硅的形成，把注入的杂质离子的扩散范围有效的局限在LOCOS氧化硅区域之间，从而有效减少PN结的P区域或N区域横向（水平方向）的扩散的范围，因而减少了P区域或N区域横向扩散所占用的肖特基介面，因此肖特基介面的面积可以得到充分的利用，同时将有效的肖特基势垒界面弯曲成曲面从而增加导电面积，补偿异型小岛占用的面积，因而提升了势垒结肖特基二极管正向通电的功能及效率。

公开(公告)号：CN103515245A

公开(公告)日：2014-01-15

申请号：CN201310460632.1

申请日：2013-09-30

Applicant: 桂林斯壮微电子有限责任公司

Inventor： 关仕汉 ,  李勇昌 ,  彭顺刚 ,  邹锋 ,  王常毅

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L29/0634 ,  H01L29/0642 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明公开一种基于高能离子注入方式的通道分压场效应管及生产方法，利用高能离子注入设备进行渐深注入，再通过扩散制作一N型通道连接沟道与漏极，N型通道所形成的类T形结构也是3D结构，PN之间形成空乏区从单一的垂直方向改变为垂直与水平两个方向，这样可以大幅提高这个区域的耐压，从而可以增加N通道的掺杂浓度，进而又起到降低导通电阻的作用；同时，上述结构中栅极底部与漏极之间由P外延阻隔，从而使栅极底部与漏极之间的电容基本为零；并且通道与沟道的接触部分较小，可以大幅消除栅极和漏极之间的电容，综合前述两方面的改进，可以大幅减少栅极开关时的充、放电时间（Qgd可以大幅降低），从而提高了MOS管的开关速度。