公开(公告)号：CN110349614A

公开(公告)日：2019-10-18

申请号：CN201910159736.6

申请日：2019-03-04

Applicant: 格芯公司

Inventor： 阿尼尔·库玛 ,  马布·拉汉德 ,  S·达瓦尔 ,  纳特·珍

IPC: G11C29/02

Abstract: 本发明涉及具有不同偏置的开关的I/O驱动器电路的校准装置，其中，校准电路与输入/输出驱动器连接，电压偏置生成器与该校准电路及该输入/输出驱动器连接，以及温度传感器与该电压偏置生成器连接。该校准电路及输入/输出驱动器各自包括一组电阻器及相应开关。该开关的本体与该电压偏置生成器连接，且该开关通过由该电压偏置生成器输出的偏置信号偏置。该校准电路包括比较器装置，该比较器装置与该开关及基准电阻器连接。执行该开关的其中选定开关的激活及失活以匹配该基准电阻器。此外，当该温度传感器感测到温度变化时，该电压偏置生成器调节该偏置信号。因此，随着该偏置信号变化，该开关改变电流流动，而不改变该开关的其中哪些被激活或失活。

公开(公告)号：CN108807338A

公开(公告)日：2018-11-13

申请号：CN201810389800.5

申请日：2018-04-27

Applicant: 格芯公司

Inventor： 恩拉·密特尔 ,  马布·拉汉德

IPC: H01L23/52 ,  H01L27/088

CPC classification number: H01L23/5286 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53257 ,  H01L27/1203 ,  H01L29/0847 ,  H01L29/45 ,  H01L27/088 ,  H01L23/52

Abstract: 本发明涉及用于FDSOI的电源轨及MOL构造，其提供在平面晶体管的源极/漏极与局部互连或第一金属化层电源轨之间的一种电性连接，包括电性耦合至该源极/漏极的第一接触区，电性耦合至该第一接触区及该晶体管的栅极的第二接触区，以及电性耦合至该局部互连或第一金属化层电源轨的V0。沟槽硅化物不存在于该晶体管中。也提供一种基于接触区的电源轨脊柱，其包括第一接触区，第二接触区，以及在该第一接触区上面且电性耦合至该第一接触区的邻近V0双向卡钉，以及在该第二接触区及该V0双向卡钉上面且电性耦合至该第二接触区及该V0双向卡钉的V0。

公开(公告)号：CN109786319A

公开(公告)日：2019-05-21

申请号：CN201811348273.X

申请日：2018-11-13

Applicant: 格芯公司

Inventor： 彼特·巴尔斯 ,  R·卡特 ,  夫拉特·察哈恩 ,  G·J·克拉思 ,  恩拉·密特尔 ,  大卫·理查 ,  马布·拉汉德

IPC: H01L21/768 ,  H01L23/535

Abstract: 本发明涉及具有接触增强层的FDSOI半导体装置以及制造方法，其中，形成接触的方法包括：形成由浅沟槽绝缘体区隔开的多个晶体管装置，晶体管装置包括半导体衬底，位于半导体块体衬底上的埋置绝缘体层，位于埋置绝缘体层上的半导体层，位于半导体层上的高k金属栅极堆叠以及位于高k金属栅极堆叠上方的栅极电极，位于半导体层上的抬升式源/漏区，以及位于抬升式源/漏区及栅极电极上方的硅化物接触层；在硅化物接触层上设置层间介电堆叠并平坦化层间介电堆叠；穿过层间介电堆叠至抬升式源/漏区上图案化多个接触；以及对于接触的至少其中一些，在接触上方图案化横向延伸接触区，横向延伸接触区延伸于邻近相应抬升式源/漏区的浅沟槽绝缘体区上方。