掩模图形检查、曝光条件验证、半导体器件的制造方法

    公开(公告)号:CN1892419B

    公开(公告)日:2011-08-31

    申请号:CN200610100292.1

    申请日:2006-07-06

    CPC classification number: G03F1/84

    Abstract: 本发明提供一种掩模图形检查方法,该方法包括:把掩模图形转印到导体基板或半导体基板上;作成包含与上述基板处于电导通状态的基板表面图形的试料,该基板表面图形由具有与被转印的上述掩模图形对应的形状的凸图形或凹图形,或者在上述凹图形中填埋了材料的表面层构成;通过检测出对上述试料进行电子束照射而从上述试料的表面发出的二次电子、反射电子和后方散射电子的至少任意一种,取得上述试料表面的图像;和根据上述图像检查上述掩模图形。

    掩模图形检查、曝光条件验证、半导体器件的制造方法

    公开(公告)号:CN101673048A

    公开(公告)日:2010-03-17

    申请号:CN200910170956.5

    申请日:2006-07-06

    CPC classification number: G03F1/84

    Abstract: 本发明提供一种掩模图形检查方法,该方法包括:把掩模图形转印到导体基板或半导体基板上;作成包含与上述基板处于电导通状态的基板表面图形的试料,该基板表面图形由具有与被转印的上述掩模图形对应的形状的凸图形或凹图形,或者在上述凹图形中填埋了材料的表面层构成;通过检测出对上述试料进行电子束照射而从上述试料的表面发出的二次电子、反射电子和后方散射电子的至少任意一种,取得上述试料表面的图像;和根据上述图像检查上述掩模图形。

    掩模图形检查、曝光条件验证、半导体器件的制造方法

    公开(公告)号:CN101673048B

    公开(公告)日:2012-06-06

    申请号:CN200910170956.5

    申请日:2006-07-06

    CPC classification number: G03F1/84

    Abstract: 本发明提供一种掩模图形检查方法,该方法包括:把掩模图形转印到导体基板或半导体基板上;作成包含与上述基板处于电导通状态的基板表面图形的试料,该基板表面图形由具有与被转印的上述掩模图形对应的形状的凸图形或凹图形,或者在上述凹图形中填埋了材料的表面层构成;通过检测出对上述试料进行电子束照射而从上述试料的表面发出的二次电子、反射电子和后方散射电子的至少任意一种,取得上述试料表面的图像;和根据上述图像检查上述掩模图形。

    掩模图形检查、曝光条件验证、半导体器件的制造方法

    公开(公告)号:CN1892419A

    公开(公告)日:2007-01-10

    申请号:CN200610100292.1

    申请日:2006-07-06

    CPC classification number: G03F1/84

    Abstract: 本发明提供一种掩模图形检查方法,该方法包括:把掩模图形转印到导体基板或半导体基板上;作成包含与上述基板处于电导通状态的基板表面图形的试料,该基板表面图形由具有与被转印的上述掩模图形对应的形状的凸图形或凹图形,或者在上述凹图形中填埋了材料的表面层构成;通过检测出对上述试料进行电子束照射而从上述试料的表面发出的二次电子、反射电子和后方散射电子的至少任意一种,取得上述试料表面的图像;和根据上述图像检查上述掩模图形。

Patent Agency Ranking