-
公开(公告)号:CN117954326A
公开(公告)日:2024-04-30
申请号:CN202311127682.8
申请日:2023-09-04
IPC: H01L21/336 , H01L29/78 , H01L29/15 , H01L29/205 , H01L29/207
Abstract: 本发明涉及氮化物半导体装置(1)的制造方法,具备向以GaN为材料的氮化物半导体层(14)中离子注入掺杂剂的工序、在氮化物半导体层的表面的至少一部分上形成覆盖层(50)的工序、和通过热处理使所述掺杂剂活性化的退火工序。所述覆盖层含有与GaN的晶格失配率低于2.5%、且熔点为1500℃以上的材料。
-
-
公开(公告)号:CN107068747B
公开(公告)日:2021-01-05
申请号:CN201610962975.1
申请日:2016-11-04
Applicant: 株式会社电装
Inventor: 大川峰司
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明提供一种能够有效地对电场集中在栅电极与漏极之间区域的一部分处的情况进行抑制的开关元件。该开关元件具有:电子传输层;电子供给层,其被配置于所述电子传输层之上,且与所述电子传输层形成异质结;源极,其与所述电子供给层相接;漏极,其在与所述源极分离的位置处与所述电子供给层相接;第一栅电极,其位于所述电子供给层的上部且从上侧进行俯视观察时位于所述源极与所述漏极之间。所述第一栅电极与所述漏极在所述电子供给层的上部处电连接。所述开关元件具有与所述第一栅电极和所述漏极之间的电阻相比而较低的导通电阻。
-
公开(公告)号:CN115498039A
公开(公告)日:2022-12-20
申请号:CN202210677509.4
申请日:2022-06-15
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体器件(1、2),包括:化合物半导体层(15、115),其具有第一化合物半导体层(14、114)和熔点高于第一化合物半导体层的第二化合物半导体层(16、116);和位于第二化合物半导体层上的绝缘栅(40、140)。所述化合物半导体层还包括:漂移区(22、122);源区(25、125);和在漂移区和源区之间的主体区(24、124)。所述绝缘栅面向所述主体区。所述主体区桥接所述第一化合物半导体层与所述第二化合物半导体层两者。
-
公开(公告)号:CN115497826A
公开(公告)日:2022-12-20
申请号:CN202210677495.6
申请日:2022-06-15
IPC: H01L21/335 , H01L29/778 , H01L21/324
Abstract: 一种氮化物半导体器件的制造方法,包括:将p型杂质引入到第一氮化物半导体层(14)的上层部分的至少一部分中以形成p型杂质引入区(16);从第一氮化物半导体层(14)的上表面形成第二氮化物半导体层(18)以包括所述p型杂质引入区(16);以及在所述第一氮化物半导体层(14)上形成所述第二氮化物半导体层(18)的状态下进行退火处理。
-
公开(公告)号:CN117497417A
公开(公告)日:2024-02-02
申请号:CN202310937349.7
申请日:2023-07-28
IPC: H01L21/336 , H01L29/36 , H01L29/207 , H01L29/20 , H01L29/32 , H01L29/34
Abstract: 半导体装置的制造方法,具有:对GaN类半导体衬底注入惰性元素或电子束的工序;对上述GaN类半导体衬底注入镁的工序;以及对上述GaN类半导体衬底进行热处理的工序。根据注入惰性元素或电子束的上述工序中的最深的注入深度D1(nm)而通过Dref=D1+140nm的数式计算出的基准深度Dref,比注入镁的上述工序中的最深的注入深度D2(nm)深。在上述热处理后,在上述基准深度Dref的位置,镁浓度以规定减小率越朝向深侧则越减小。上述规定减小率比每300nm深度则镁浓度成为1/10的减小率小。
-
公开(公告)号:CN108321204B
公开(公告)日:2021-04-09
申请号:CN201711384307.6
申请日:2017-12-20
Applicant: 株式会社电装
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供开关元件及开关元件的制造方法,开关元件具备:半导体基板,具有第一n型半导体层、由外延层构成的p型的体层、通过体层而与第一n型半导体层分离的第二n型半导体层;栅极绝缘膜,覆盖跨及第一n型半导体层的表面、体层的表面及第二n型半导体层的表面的范围;及栅电极,隔着栅极绝缘膜而与体层相向。第一n型半导体层与体层的界面具有倾斜面。倾斜面以随着沿横向远离体层的端部而体层的深度变深的方式倾斜。倾斜面配置在栅电极的下部。
-
公开(公告)号:CN111162116A
公开(公告)日:2020-05-15
申请号:CN201910981835.2
申请日:2019-10-16
Applicant: 株式会社电装
Inventor: 大川峰司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供半导体装置及其制造方法,抑制绝缘保护膜的表面处的电场集中并抑制由绝缘保护膜捕获的电荷的影响。在半导体装置中,半导体基板具有元件区域和周边耐压区域。绝缘保护膜配置在所述周边耐压区域的上部。所述周边耐压区域具有与所述绝缘保护膜相接的多个p型的护圈区域和将所述多个p型的护圈区域相互分离的n型的漂移区。各所述护圈区域具有:与所述绝缘保护膜相接的护圈低浓度区域;及具有所述护圈低浓度区域的p型杂质浓度的10倍以上的p型杂质浓度的护圈高浓度区域。所述护圈高浓度区域配置在所述护圈低浓度区域的下侧,通过所述护圈低浓度区域而与所述绝缘保护膜分离。
-
-
-
-
-
-
-