-
公开(公告)号：CN101068036B
公开(公告)日：2010-08-11
申请号：CN200610169475.9
申请日：2006-12-15
CPC classification number: G11C11/1657 , G11C11/161 , G11C11/1659
Abstract: 一种磁性存储装置包括磁隧道结(MTJ)(37)，通过隔离晶体管(81)将比特线(31)连接至感应线(49)。MTJ(37)包括具有难磁化轴的铁磁层。辅助电流线(33)位于比特线(31)之上并与比特线(31)隔离。MTJ(37)可在第一相对高的阻态和第二相对低的阻态之间转换。辅助电流线(33)沿着铁磁层的难磁化轴施加磁场，其不依赖于流过MTJ(37)的电流而辅助MTJ(37)在第一态和第二态之间转换。
-
公开(公告)号：CN104200834A
公开(公告)日：2014-12-10
申请号：CN201410382579.2
申请日：2009-10-05
Applicant: 株式会社日立制作所
CPC classification number: G11C11/1675 , G11C7/065 , G11C7/12 , G11C7/18 , G11C8/14 , G11C11/16 , G11C11/161 , G11C11/1655 , G11C11/1659 , G11C11/1673 , G11C11/4094 , G11C11/4097 , H01L27/228
Abstract: 本发明提供一种半导体器件。在使用了自旋注入磁化反转的存储器中，沿着一条全局位线分离地配置多个写入驱动器，对一个全局位线设置一个读出放大器。在两个阵列和读出放大器中共享写入了“1”和“0”的参考单元。根据本发明，能够实现以小面积提供所需足够的写电流的阵列结构，实现符合TMR元件的温度特性的参考单元结构。
-
公开(公告)号：CN101425328B
公开(公告)日：2011-11-30
申请号：CN200810183830.7
申请日：2007-02-27
Applicant: 株式会社日立制作所
IPC: G11C11/16
CPC classification number: H01L27/228 , G11C11/1653 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693
Abstract: 本发明提供一种半导体器件，在利用自旋注入磁化反转的存储器中，实现高速动作时的低电流重写动作，抑制每个存储器单元的离差，并抑制读出干扰。在进行重写前，提供弱脉冲，使自旋状态不稳定，降低重写电流。利用重写电流在脉冲宽度中非线性地增大的区域进行读出，对干扰进行抑制。进而，通过利用位线电荷使注入自旋量恒定的驱动方法来抑制离差。
-
公开(公告)号：CN101075631A
公开(公告)日：2007-11-21
申请号：CN200710084808.2
申请日：2007-02-27
Applicant: 株式会社日立制作所
CPC classification number: G11C11/16 , G11C8/08 , G11C11/1675 , H01L27/228
Abstract: 本发明提供一种半导体器件，在使用了自旋注入磁化反转技术的MRAM中，用小型的存储单元实现充分的改写动作，并且抑制读出干扰的同时使读出电流变大。在隧道磁阻元件的自由层位于位线侧的情况下使用PMOS晶体管，在隧道磁阻元件的固定层位于位线侧的情况下使用NMOS晶体管，用源极接地来进行反平行化改写。通过在反平行改写方向进行读出动作，提高读出写入动作裕度。
-
公开(公告)号：CN1677564A
公开(公告)日：2005-10-05
申请号：CN200510053069.1
申请日：2005-03-07
Applicant: 株式会社日立制作所
IPC: G11C11/409 , H01L27/108
CPC classification number: G11C11/4091 , G11C7/065 , G11C2207/065 , H01L27/10897
Abstract: 本发明提供一种半导体存储器件。在进行细微化时，读出放大器的偏置增加、读出时产生误动作，芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外，在多个下拉电路中的一个下拉电路中，构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比，沟道长度和沟道宽度这样的常数更大。另外，多个下拉电路中，晶体管常数大的下拉电路先被激活，之后再激活另一个下拉电路和上拉电路，从而进行读出。
-
Patent Agency Ranking
公开(公告)号：CN101075628B
公开(公告)日：2014-01-08
申请号：CN200710084807.8
申请日：2007-02-27
Applicant: 株式会社日立制作所
CPC classification number: H01L27/228 , G11C11/1653 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693
Abstract: 本发明提供一种半导体器件，在利用自旋注入磁化反转的存储器中，实现高速动作时的低电流重写动作，抑制每个存储器单元的离差，并抑制读出干扰。在进行重写前，提供弱脉冲，使自旋状态不稳定，降低重写电流。利用重写电流在脉冲宽度中非线性地增大的区域进行读出，对干扰进行抑制。进而，通过利用位线电荷使注入自旋量恒定的驱动方法来抑制离差。
-
公开(公告)号：CN101067967B
公开(公告)日：2013-04-10
申请号：CN200610147055.0
申请日：2006-11-14
Applicant: 株式会社日立制作所
IPC: G11C11/15
CPC classification number: G11C11/15
Abstract: 一种磁性存储装置包括磁隧道结(MTJ)，具有铁磁自由层，表现出第一相对较高的阻态和第二相对较低的阻态。为了写入磁性存储装置，驱动电流IMTJ(125)通过MTJ。对于第一持续时间，该电流等于DC阈值电流，为在第一态和第二态之间转换多层结构所需的DC电流。这在自由层中产生出C形畴结构。对于第二持续时间，电流IMTJ比DC阈值电流大。这引起MTJ转换态。引起该转换所需的电流小于使用均匀电流脉冲(127)所需的电流。
-
公开(公告)号：CN1677564B
公开(公告)日：2012-02-08
申请号：CN200510053069.1
申请日：2005-03-07
Applicant: 株式会社日立制作所
IPC: G11C11/409 , H01L27/108
CPC classification number: G11C11/4091 , G11C7/065 , G11C2207/065 , H01L27/10897
Abstract: 本发明提供一种半导体存储器件。在进行细微化时，读出放大器的偏置增加、读出时产生误动作，芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外，在多个下拉电路中的一个下拉电路中，构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比，沟道长度和沟道宽度这样的常数更大。另外，多个下拉电路中，晶体管常数大的下拉电路先被激活，之后再激活另一个下拉电路和上拉电路，从而进行读出。
-
公开(公告)号：CN101075631B
公开(公告)日：2010-05-26
申请号：CN200710084808.2
申请日：2007-02-27
Applicant: 株式会社日立制作所
CPC classification number: G11C11/16 , G11C8/08 , G11C11/1675 , H01L27/228
Abstract: 本发明提供一种半导体器件，在使用了自旋注入磁化反转技术的MRAM中，用小型的存储单元实现充分的改写动作，并且抑制读出干扰的同时使读出电流变大。在隧道磁阻元件的自由层位于位线侧的情况下使用PMOS晶体管，在隧道磁阻元件的固定层位于位线侧的情况下使用NMOS晶体管，用源极接地来进行反平行化改写。通过在反平行改写方向进行读出动作，提高读出写入动作裕度。
-
公开(公告)号：CN101425328A
公开(公告)日：2009-05-06
申请号：CN200810183830.7
申请日：2007-02-27
Applicant: 株式会社日立制作所
IPC: G11C11/16
CPC classification number: H01L27/228 , G11C11/1653 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693
Abstract: 本发明提供一种半导体器件，在利用自旋注入磁化反转的存储器中，实现高速动作时的低电流重写动作，抑制每个存储器单元的离差，并抑制读出干扰。在进行重写前，提供弱脉冲，使自旋状态不稳定，降低重写电流。利用重写电流在脉冲宽度中非线性地增大的区域进行读出，对干扰进行抑制。进而，通过利用位线电荷使注入自旋量恒定的驱动方法来抑制离差。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.021 seconds)
