公开(公告)号：CN110506325A

公开(公告)日：2019-11-26

申请号：CN201880024826.8

申请日：2018-04-16

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  手塚祐朗 ,  驹形大树 ,  惠木勇司 ,  奥野直树

IPC: H01L21/336 ,  C23C16/40 ,  H01L21/31 ,  H01L21/316 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/1156 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792

Abstract: 提供一种具有良好的电特性的半导体装置。在氧化物上形成第一绝缘体，在第一绝缘体上形成第二绝缘体，在第二绝缘体上形成导电体，以接触于氧化物的顶面、第一绝缘体的侧面、第二绝缘体的侧面及导电体的侧面的方式形成第三绝缘体，在减压气氛下连续形成第一绝缘体及第二绝缘体。

公开(公告)号：CN113924657A

公开(公告)日：2022-01-11

申请号：CN202080041969.7

申请日：2020-06-02

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  泽井宽美 ,  驹形大树 ,  神保安弘 ,  奥野直树 ,  小松良宽 ,  安藤元晴 ,  森若智昭 ,  森谷幸司 ,  石川纯

IPC: H01L29/786 ,  H01L27/088 ,  H01L21/336

Abstract: 提供一种晶体管特性的不均匀小的半导体装置。该半导体装置包括半导体膜、半导体膜上的一对遮蔽膜、位于半导体膜上且设置在一对遮蔽膜间的绝缘膜，其中半导体膜包括一对n型区域、设置在一对n型区域间的i型区域，n型区域与遮蔽膜重叠，i型区域与绝缘膜重叠。