-
公开(公告)号：CN1905058B
公开(公告)日：2010-05-12
申请号：CN200610108144.4
申请日：2006-07-28
申请人： 株式会社半导体能源研究所
IPC分类号： G11C7/10
CPC分类号： G11C11/412 , G06F12/0891 , G06F12/0895 , H01L21/84 , H01L27/11 , H01L27/1108 , H01L27/1203
摘要： 本发明提供一种高速缓冲存储器，其中，在具有有效位的高速缓冲存储器中，通过改良有效位的存储器单元中的电路结构，以实现能够以高速进行无效化处理。本发明提供一种在存储器单元中设有具有能够使无效化处理高速化的功能的高速缓冲存储器。本发明的一个形式是一种包括有效位的存储器单元的半导体器件，其中两个反相器串联连接为环状，N型晶体管的漏极连接到任一反相器的输出信号线，并且N型晶体管的栅极连接到CPU的复位信号线，N型晶体管的源极连接到接地线，通过将CPU的复位信号输入到栅极中，来确定存储器单元的初始值。
-
公开(公告)号：CN118401927A
公开(公告)日：2024-07-26
申请号：CN202280082619.4
申请日：2022-12-05
申请人： 株式会社半导体能源研究所
摘要： 提供一种具有新颖的结构的半导体装置。半导体装置包括寄存器。寄存器包括触发器及多个数据保持电路。触发器包括包含沟道形成区域的半导体层由硅构成的第一晶体管，触发器的输入端子与各数据保持电路的输出端子电连接，触发器的输出端子与各数据保持电路的输入端子电连接。数据保持电路包括包含沟道形成区域的半导体层由氧化物半导体构成的第二晶体管并具有通过使第二晶体管成为非导通状态而保持对应于多个任务的数据所对应的电位的功能。状态控制部相应处理器内核所执行的多个任务根据数据保持电路所保持的数据而改写触发器所具有的数据。
-
公开(公告)号：CN102187454B
公开(公告)日：2014-11-12
申请号：CN200980141548.5
申请日：2009-09-18
申请人： 株式会社半导体能源研究所
IPC分类号： H01L21/822 , G06K19/07 , G06K19/077 , H01L27/04 , H01L29/861 , H04B5/02
CPC分类号： H01L27/0814 , H01L21/8222
摘要： 一结构能够在元件形成之后改变元件的特性值，以便防止制造成本增加和产品交货延迟。多个二极管串联连接。然后，通过布线使多个二极管的一部分短路。具体而言，二极管和布线并联连接，由此电流优先流入布线中，使得二极管可被认为是不存在的。然后，在一部分布线处切割布线，由此使在切割前并联连接至布线的二极管工作。
-
公开(公告)号：CN1905058A
公开(公告)日：2007-01-31
申请号：CN200610108144.4
申请日：2006-07-28
申请人： 株式会社半导体能源研究所
IPC分类号： G11C7/10
CPC分类号： G11C11/412 , G06F12/0891 , G06F12/0895 , H01L21/84 , H01L27/11 , H01L27/1108 , H01L27/1203
摘要： 本发明提供一种高速缓冲存储器，其中，在具有有效位的高速缓冲存储器中，通过改良有效位的存储器单元中的电路结构，以实现能够以高速进行无效化处理。本发明提供一种在存储器单元中设有具有能够使无效化处理高速化的功能的高速缓冲存储器。本发明的一个形式是一种包括有效位的存储器单元的半导体器件，其中两个反相器串联连接为环状，N型晶体管的漏极连接到任一反相器的输出信号线，并且N型晶体管的栅极连接到CPU的复位信号线，N型晶体管的源极连接到接地线，通过将CPU的复位信号输入到栅极中，来确定存储器单元的初始值。
-
公开(公告)号：CN118355442A
公开(公告)日：2024-07-16
申请号：CN202280080356.3
申请日：2022-12-08
申请人： 株式会社半导体能源研究所
IPC分类号： G11C5/14 , G06F1/3287
摘要： 提供一种新颖半导体装置。本发明的一个方式是一种半导体装置，包括：第一组件；第二组件；以及指令部，其中，第一组件包括具有在被供电的状态下储存第一设定信息的功能的第一存储电路以及具有在不被供电的状态下储存第一设定信息的功能的第二存储电路，第二组件包括具有在被供电的状态下储存第二设定信息的功能的第三存储电路以及具有在不被供电的状态下储存第二设定信息的功能的第四存储电路，指令部具有控制是否对第一组件和第二组件的每一个供电的功能，并且，第二存储电路及第四存储电路都包括在形成沟道的半导体层中包含金属氧化物的晶体管。
-
公开(公告)号：CN118043726A
公开(公告)日：2024-05-14
申请号：CN202280066764.3
申请日：2022-10-06
申请人： 株式会社半导体能源研究所
IPC分类号： G02B27/02 , H04N5/64 , H04N13/344 , H04N13/383
摘要： 本发明的光学装置包括显示装置(10)及光学系统(12)，显示装置(10)包括显示区域(60)及传感器区域(52)，光学系统(12)包括第一镜子(21)及第二镜子(22)，第一镜子(21)包括第一面及第二面，显示区域(60)具有发射第一光(31)的功能，第一镜子(21)设置在第一光(31)的光路上且具有使入射到第一面的第一光(31)透射到第二面的功能以及反射入射到第二面的第二光(33)的功能，第二镜子(22)设置在第二光(33)的光路上且具有反射第二光(33)的功能，传感器区域(52)具有通过第一镜子(21)及第二镜子(22)检测第二光(33)的功能。
-
公开(公告)号：CN102187454A
公开(公告)日：2011-09-14
申请号：CN200980141548.5
申请日：2009-09-18
申请人： 株式会社半导体能源研究所
IPC分类号： H01L21/822 , G06K19/07 , G06K19/077 , H01L27/04 , H01L29/861 , H04B5/02
CPC分类号： H01L27/0814 , H01L21/8222
摘要： 一结构能够在元件形成之后改变元件的特性值，以便防止制造成本增加和产品交货延迟。多个二极管串联连接。然后，通过布线使多个二极管的一部分短路。具体而言，二极管和布线并联连接，由此电流优先流入布线中，使得二极管可被认为是不存在的。然后，在一部分布线处切割布线，由此使在切割前并联连接至布线的二极管工作。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.029 秒)
