公开(公告)号：CN117476747A

公开(公告)日：2024-01-30

申请号：CN202211668885.3

申请日：2022-12-22

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 长井雅嗣 ,  佐藤和幸 ,  佐藤慎吾

IPC: H01L29/36 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明的实施方式主要涉及半导体装置及半导体装置的制造方法。实施方式的半导体装置具备：第1电极；第2电极；设在第1电极与第2电极之间且具有第1面和第2面，并含有硅的半导体层；n型的第1半导体区域；第1半导体区域与第1面之间的p型的第2半导体区域；第2半导体区域与第1面之间的n型的第3半导体区域；与第2半导体区域相对的栅电极；设在第2半导体区域与栅电极之间的栅绝缘层；和设在第1电极与第2半导体区域之间及第1电极与第3半导体区域之间且包含上表面、与第3半导体区域接触的第1底面及与第3半导体区域接触的第1侧面，并含有金或铂族元素的金属硅化物层。第3半导体区域的n型杂质浓度，从与第3半导体区域的第1底面接触的位置朝向第2电极单调地减少。

公开(公告)号：CN119562561A

公开(公告)日：2025-03-04

申请号：CN202311708073.1

申请日：2023-12-13

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 长井雅嗣 ,  畑田大辉

IPC: H10D30/66 ,  H10D64/27 ,  H10D64/66 ,  H10D62/10

Abstract: 实施方式涉及半导体装置。能够减小导通电阻。半导体装置具备：包括第1导电型的第1半导体区域和第3半导体区域及第2导电型的第2半导体区域的半导体层、以及设置在半导体层之中的栅极电极，第2半导体区域包括第1、第2及第3区域，第1区域设置在第2区域与第1半导体区域间，第3区域设置在第2区域与第3半导体区域间，栅极电极包括第1、第2及第3部分，第1部分与第1区域对置，第2部分与第2区域对置，第3部分与第3区域对置，第1部分包含第1材料，第2部分包含第2材料，第3部分包含第3材料，在第1导电型是n型时，第1材料及第3材料的功函数比第2材料小，在第1导电型是p型时，第1材料及第3材料的功函数比第2材料大。

公开(公告)号：CN118588751A

公开(公告)日：2024-09-03

申请号：CN202310561593.8

申请日：2023-05-18

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 长井雅嗣 ,  佐藤慎吾

IPC: H01L29/78 ,  H01L29/739 ,  H01L21/331 ,  H01L21/336 ,  H01L29/417 ,  H01L29/06

Abstract: 本发明的实施方式涉及半导体装置以及半导体装置的制造方法。半导体装置包含半导体层、第一～第二电极、控制电极和连接区域。半导体层包含第一～第三半导体区域。控制电极隔着绝缘膜与第一～第三半导体区域对置。连接区域位于第一电极与第一半导体区域之间，将第一电极与第一半导体区域电连接。连接区域包含选自由Ti、V、Cr、Zr、Mo、Hf、Ta和W组成的组中的至少一种第一金属元素与Si的化合物以及Pt与Si的化合物。连接区域包含与半导体层中的n型区域在第一方向上相邻的第一部分。第一部分中的第一方向的第一金属元素的浓度分布的峰值位置是第一部分中的第一方向的Pt的浓度分布的峰值位置与n型区域之间。