公开(公告)号：CN117747658A

公开(公告)日：2024-03-22

申请号：CN202211662621.7

申请日：2022-12-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 德山周平 ,  可知刚 ,  西口俊史 ,  加藤浩朗

IPC: H01L29/78 ,  H01L29/40

Abstract: 一种半导体装置，具备：第1电极；第1导电形的第1半导体区域，设置在第1电极的上方，与第1电极电连接；第2导电形的第2半导体区域，设置在第1半导体区域上；第1导电形的第3半导体区域，设置在第2半导体区域上；第2电极，隔着第1绝缘膜设置在第1半导体区域中；第3电极，在第2方向上，隔着第1半导体区域的一部分、第2及第3半导体区域以及第2绝缘膜与第1绝缘膜对置；第4电极，在第2方向上具有与第2半导体区域的一部分以及第3半导体区域相邻的部分，与第2电极、第2及第3半导体区域电连接；以及第5电极，设置在第1绝缘膜中，底部位于比部分的底部靠第1电极侧的位置，顶部位于第1绝缘膜的上表面，与第4电极电连接。

公开(公告)号：CN119677155A

公开(公告)日：2025-03-21

申请号：CN202410053681.1

申请日：2024-01-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 德山周平

IPC: H10D64/27 ,  H10D64/00 ,  H10D62/10 ,  H10D30/60

Abstract: 本发明的实施方式涉及半导体装置。实施方式的半导体装置具备：第一电极；第一导电型的第一半导体区域，其设于所述第一电极之上；第二导电型的第二半导体区域，其设于所述第一半导体区域之上；第一导电型的第三半导体区域，其设于所述第二半导体区域之上；第二电极，其具有在接触部与所述第二半导体区域和所述第三半导体区域相接的接触部；多个场板电极，其经由绝缘膜设于所述第一半导体区域内，且沿第一方向延伸；以及多个栅极电极，其沿与所述第一方向不同的第二方向延伸。所述多个栅极电极具有经由栅极绝缘膜设于所述第二半导体区域内的第一导电部和与所述第一导电部连接且设于所述绝缘膜之上的第二导电部。

公开(公告)号：CN115799316A

公开(公告)日：2023-03-14

申请号：CN202210136871.0

申请日：2022-02-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 西胁达也 ,  可知刚 ,  德山周平

IPC: H01L29/40 ,  H01L29/78

Abstract: 实施方式提供能进行高速切换的半导体装置。实施方式的半导体装置具备第一电极，设于第一电极上的第一导电型的第一半导体层，从第一半导体层的上表面向下方延伸的柱状的第一绝缘膜，设于第一绝缘膜中且沿上下方向延伸的柱状的第二电极，局部地设于第一半导体层的上层部、经由第一半导体层与第一绝缘膜相邻的第二导电型的第二半导体层，局部地设于第二半导体层的上层部的第一导电型的第三半导体层，与第一半导体层的上表面相比设于更靠上方、从上方观察时与第一绝缘膜、第一半导体层以及第二半导体层的一部分重叠的第三电极，与第三电极的上端相比设于更靠上方的第四电极，设于第三电极与第四电极、第一半导体层以及第二半导体层之间的第二绝缘膜。