公开(公告)号：CN115117163A

公开(公告)日：2022-09-27

申请号：CN202110841381.6

申请日：2021-07-26

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  末代知子 ,  岩鍜治阳子 ,  河村圭子

IPC: H01L29/739 ,  H01L29/423

Abstract: 实施方式提供能够实现多个栅极驱动的半导体装置。实施方式的半导体装置具备：在第1方向上延伸的第1沟槽及第2沟槽；第1沟槽之中的第1栅极电极；第2沟槽之中的第2栅极电极；与第1栅极电极连接的第1栅极布线，包括在与第1方向垂直的第2方向上延伸的第1部分、在第1方向上延伸的第2部分以及在第2方向上延伸的第3部分；与第2栅极电极连接的第2栅极布线，包括在第2方向上延伸的第1部分、在第1方向上延伸的第2部分以及在第2方向上延伸的第3部分；第1栅极电极焊盘；以及第2栅极电极焊盘；在第1栅极布线的第1部分与第3部分之间有第2栅极布线的第1部分，在第2栅极布线的第1部分与第3部分之间有第1栅极布线的第3部分。

公开(公告)号：CN110299411B

公开(公告)日：2022-05-24

申请号：CN201811029927.2

申请日：2018-09-05

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 河村圭子

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 半导体装置具备第1半导体层、设置在上述第1半导体层上的第2半导体层、设置在上述第2半导体层上的第3半导体层、以及分别设置在具有从上述第3半导体层的上表面到上述第1半导体层之中的深度的多个沟槽的内部的多个控制电极。上述半导体装置还具备：设置在上述多个控制电极之中的相邻的第1控制电极以及第2控制电极之间的绝缘区域；设置在上述第1半导体层、上述第1控制电极以及上述第2控制电极与上述绝缘区域之间的第4半导体层；与上述第1控制电极以及上述第4半导体层相接的第1绝缘膜；以及与上述第2控制电极以及上述第4半导体层相接的第2绝缘膜。上述绝缘区域的上述第1半导体层中的端部位于比上述多个控制电极的上述第1半导体层中的端部低的层级。

公开(公告)号：CN114171590A

公开(公告)日：2022-03-11

申请号：CN202110835837.8

申请日：2021-07-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岩鍜治阳子 ,  末代知子 ,  系数裕子 ,  河村圭子 ,  布施香织 ,  罇贵子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 实施方式提供能够减小开关损耗的半导体元件以及使用了该半导体元件的半导体装置。实施方式的半导体元件具备半导体部、设置在半导体部的表面上的第1电极、设置在半导体部的背面上的第2电极、在半导体部的背面上与第2电极分离设置的第3电极、以及设置在半导体部与第1电极之间的控制电极。半导体部包括第1导电型的第1层、第2导电型的第2层、第1导电型的第3层和第2导电型的第4层。第2层设置在第1层与第1电极之间，隔着第1绝缘膜与控制电极相对。第3层被选择性地设置在第2层与第1电极之间，与第1电极电连接。第4层设置在第2电极与第1层之间，与第2电极电连接。第1层在半导体部的背面与第3电极连接。

公开(公告)号：CN113451388A

公开(公告)日：2021-09-28

申请号：CN202010613778.5

申请日：2020-06-30

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 河村圭子 ,  末代知子 ,  岩鍜治阳子 ,  布施香织

IPC: H01L29/06 ,  H01L21/8234

Abstract: 实施方式提供可靠性高的半导体装置。在实施方式的半导体装置中，设定有单元部及包围所述单元部的终端部。所述半导体装置具备第一电极、第一导电型的第一半导体层、第二导电型的第二半导体层及绝缘层。所述第一半导体层形成于所述第一电极之上。所述第二半导体层设置于所述第一半导体层的上部，沿着上下方向的杂质浓度分布具有多个峰值。所述绝缘层设置于所述第二半导体层之上。

公开(公告)号：CN104241347B

公开(公告)日：2017-10-31

申请号：CN201410071801.7

申请日：2014-02-28

Applicant: 株式会社东芝

Inventor： 末代知子 ,  押野雄一 ,  河村圭子 ,  田中文悟

IPC: H01L29/739

CPC classification number: H01L29/404 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66068 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明提供具有能够使耐压提高的终端结构的半导体装置。具有：第一导电型的第一半导体层；第一绝缘层，与所述第一半导体层相接而设置；第二导电型的第二半导体层，与所述第一绝缘层相接，设置于所述第一半导体层内；以及多个平坦的场板电极，设置于所述第一绝缘层内，距所述第一半导体层的距离不同，所述多个平坦的场板电极被周期性配置，周期性配置的所述场板电极中的、离单元区域最近的一个周期的所述场板电极与发射电极连接，与发射电极连接的所述场板电极的外侧的所述场板电极成为浮动部半导体装置。

公开(公告)号：CN117747645A

公开(公告)日：2024-03-22

申请号：CN202211662572.7

申请日：2022-12-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 罇贵子 ,  岩鍜治阳子 ,  布施香织 ,  系数裕子 ,  河村圭子

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 本发明的实施方式涉及半导体装置及其制造方法。一个实施方式的半导体装置具备：半导体基板；单元区域，设于半导体基板的第一面侧；以及终端区域，在半导体基板的第一面侧设于单元区域的外侧。终端区域包含将单元区域包围并含有第一导电型杂质的多个第一扩散层。在与第一面垂直的第一方向上的终端区域的剖面，多个第一扩散层中的至少一个第一扩散层具有：第一区域，在第一方向上从半导体基板的第一面向第二面延伸；以及第二区域，在与第一方向正交的第二方向上从第一区域延伸。第二区域所包含的第一导电型杂质的浓度比第一区域所包含的第一导电型杂质的浓度低。

公开(公告)号：CN116799048A

公开(公告)日：2023-09-22

申请号：CN202210831311.7

申请日：2022-07-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 系数裕子 ,  末代知子 ,  岩鍜治阳子 ,  河村圭子 ,  布施香织

IPC: H01L29/739 ,  H01L29/06

Abstract: 实施方式提供开关损耗小、击穿耐量大的半导体装置。半导体装置具备包含第一导电型的第一半导体层、第二导电型的第二及第三半导体层的半导体部、第一电极、第二电极、设于所述半导体部中的多个第三电极。所述半导体部设于所述第一电极与所述第二电极之间，所述第一半导体层在所述第一电极与所述第二电极之间延伸。所述第二半导体层设于所述第一半导体层与所述第二电极之间，所述第三半导体层设于所述第二半导体层与所述第二电极之间。在相邻的两个所述第三电极之间，所述第二电极具有在所述第二半导体层中延伸的接触部。所述第三半导体层相互分离，分别设于所述接触部与所述两个第三电极中的任意的一方之间，并与所述两个第三电极的所述一方面对。

公开(公告)号：CN115939221A

公开(公告)日：2023-04-07

申请号：CN202210049171.8

申请日：2022-01-17

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 布施香织 ,  河村圭子 ,  罇贵子 ,  末代知子 ,  岩鍜治阳子

IPC: H01L29/868 ,  H01L29/06

Abstract: 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，设于第一电极之上；第二导电型的第二半导体层，设于第一半导体层之上；第二电极，设于第二半导体层之上；第一沟槽，从第二半导体层到达第一半导体层；第一半导体区域，在第二半导体层内，与第一沟槽相接地设置，第二导电型杂质浓度比第二半导体层的第二导电型杂质浓度高；以及第一绝缘膜，在第二半导体层内，与第一半导体区域相接地设置。

公开(公告)号：CN115117162A

公开(公告)日：2022-09-27

申请号：CN202110835833.X

申请日：2021-07-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 安原纪夫 ,  岩鍜治阳子 ,  川口雄介 ,  吉川大辉 ,  松下宪一 ,  花形祥子 ,  末代知子 ,  系数裕子 ,  河村圭子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 实施方式提供能够降低开关损耗的半导体装置及半导体电路。实施方式的半导体装置具备：半导体层，具有第一面及第二面、从第一面侧到第二面侧依次具有第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域和第二导电型的第四半导体区域，并具有第一面侧的第一沟槽和第二沟槽；第一沟槽之中的第一栅极电极；第一导电层，与第一沟槽之中的第一栅极电极与第二面之间的第一栅极电极分离；第二沟槽之中的第二栅极电极；第二沟槽之中的第二栅极电极和第二面之间的第二导电层；第一面侧的第一电极；第二面的第二电极；与第一栅极电极电连接的第一栅极电极焊盘；及与第二栅极电极电连接的第二栅极电极焊盘。

公开(公告)号：CN110911398A

公开(公告)日：2020-03-24

申请号：CN201910022345.X

申请日：2019-01-10

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 河村圭子 ,  小仓常雄

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 半导体装置具备：第1电极；第2电极，配置在与上述第1电极对置的位置；以及半导体部，设置在上述第1电极与上述第2电极之间，包括第1导电型的第1半导体层。上述半导体部还包括：设置在上述第1半导体层与上述第1电极之间的第2导电型的第2半导体层、及选择性地设置在上述第1半导体层中、并被配置在与上述第2半导体层分离的位置的第2导电型的第3半导体层。上述第1电极具有延伸部，该延伸部与上述第2半导体层电连接，贯穿上述第2半导体层地在朝向上述第2电极的第1方向上延伸，并与上述第3半导体层连接。