半导体器件
    1.
    发明公开

    公开(公告)号:CN1492510A

    公开(公告)日:2004-04-28

    申请号:CN03134849.1

    申请日:2003-09-25

    CPC classification number: H01L28/75

    Abstract: 本发明提供具备特性和可靠性优异的电容器的半导体器件。本发明的半导体器件是一种具备半导体基板、包括设置在半导体基板的上方的具有金属性的下部电极、具有金属性的上部电极、设置在下部电极与上部电极之间的电介质区域的电容器的半导体器件,电介质区域包括含有从硅、氧、铪和锆中选择的至少一种元素的第1电介质膜。

    半导体集成电路及其制造方法

    公开(公告)号:CN1211825A

    公开(公告)日:1999-03-24

    申请号:CN98117859.6

    申请日:1998-07-17

    CPC classification number: H01L27/11502 H01L27/11507

    Abstract: 在混装FRAM的LSI中,使Pt电极和电容器加工容易,减少形成布线层的工序次数和器件的台阶高度差,使布线变得容易,介质膜特性不退化。本发明具备有埋入到第1绝缘膜挖进的第1槽内使表面平坦化的第1电极3a;在第1绝缘膜上淀积的第2绝缘膜4;对应于第1电极的上部在向第2绝缘膜内挖进的第2槽内依次进行淀积后使表面平坦化的强电介质膜5a和第2电极6a,具有由第1电极、强电介质膜和第2电极构成的强电介质电容器部分。

    半导体集成电路及其制造方法

    公开(公告)号:CN1158708C

    公开(公告)日:2004-07-21

    申请号:CN98117859.6

    申请日:1998-07-17

    CPC classification number: H01L27/11502 H01L27/11507

    Abstract: 在混装FRAM的LSI中,使Pt电极和电容器加工容易,减少形成布线层的工序次数和器件的台阶高度差,使布线变得容易,介质膜特性不退化。本发明具备有埋入到第1绝缘膜挖进的第1槽内使表面平坦化的第1电极(3a);在第1绝缘膜上淀积的第2绝缘膜(4);对应于第1电极的上部在向第2绝缘膜内挖进的第2槽内依次进行淀积后使表面平坦化的强电介质膜(5a)和第2电极(6a),具有由第1电极、强电介质膜和第2电极构成的强电介质电容器部分。

Patent Agency Ranking