公开(公告)号：CN104282694B

公开(公告)日：2017-06-06

申请号：CN201410314589.2

申请日：2014-07-03

Applicant: 株式会社东芝

Inventor： 佐久间究 ,  清利正弘

IPC: H01L27/115 ,  H01L21/8239 ,  H01L29/792

CPC classification number: H01L27/11578 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

Abstract: 本发明涉及非易失性半导体存储器件及其制造方法。根据一个实施例，一种非易失性半导体存储器件包括：层叠的层结构(Fin)，其包括在第一方向上层叠的第一到第n半导体层(n是等于或大于2的自然数)以及层叠在所述第n半导体层上的上绝缘层，所述第一方向垂直于半导体衬底(10)的表面，所述层叠的层结构(Fin)在与所述半导体衬底(10)的表面平行的第二方向上延伸；以及第一到第n NAND串(S1、S2、S3、S4)，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向。

公开(公告)号：CN104795399A

公开(公告)日：2015-07-22

申请号：CN201410602466.9

申请日：2014-10-31

Applicant: 株式会社东芝

Inventor： 佐久间悠 ,  佐久间究 ,  清利正弘

IPC: H01L27/115

CPC classification number: H01L27/1157 ,  B82Y10/00 ,  H01L27/11578 ,  H01L29/0673 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/775 ,  H01L29/78696 ,  H01L29/792

Abstract: 本发明涉及非易失性半导体存储器器件。堆叠结构在水平于所述半导体衬底的第一方向上排列，所述堆叠结构之一具有沿着第二方向的纵向方向。一个堆叠结构具有在层间绝缘层之间堆叠的多个半导体层。存储器膜形成在所述堆叠结构的侧表面上并且包括所述存储器基元的电荷积聚膜。导电膜隔着所述存储器膜形成在所述堆叠结构的侧表面上。一个堆叠结构在包括第一和第三方向的横截面内具有宽度从上向下增加的形状。一个导电膜在包括第二和第三方向的横截面内具有宽度从上向下增加的形状。所述半导体层中的预定部分在上和下半导体层之间具有不同的杂质浓度。

公开(公告)号：CN1525563A

公开(公告)日：2004-09-01

申请号：CN200410006097.3

申请日：2004-02-27

Applicant: 株式会社东芝

Inventor： 清利正弘

IPC: H01L27/01 ,  H01L21/00

CPC classification number: H01L23/5223 ,  H01L21/31122 ,  H01L21/32136 ,  H01L21/8221 ,  H01L27/0688 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的涉及具备电容器，特别是具备MIM(金属－绝缘体－金属)电容器的半导体器件及其制造方法。本发明的课题是实现可以容易地实现容量密度的增加的MIM电容器。本发明的MIM电容器，具备：下部电极(1)；在下部电极1的上方设置的，以钽氧化物或铌氧化物位主要成分的，在中央部分上含有凸部的第1电介质膜(2)；设置在第1电介质膜(2)的凸部上方的上部电极(3)；设置在下部电极(1)与第1电介质膜(2)之间，介电常数比第1电介质膜(2)小的第2电介质膜(4)；设置在上部电极(3)与第1电介质膜(2)的凸部之间的，介电常数比第1电介质膜(2)小的第3电介质膜(5)。

公开(公告)号：CN103972045A

公开(公告)日：2014-08-06

申请号：CN201310503545.X

申请日：2013-10-23

Applicant: 株式会社东芝

Inventor： 小出辰彦 ,  小川义宏 ,  清利正弘

IPC: H01L21/02

CPC classification number: H01L21/67034 ,  H01L21/02057 ,  H01L21/0206 ,  H01L21/02068 ,  H01L21/3086 ,  H01L27/11521

Abstract: 本发明涉及半导体制造设备及半导体器件的制造方法。根据本实施例的半导体制造设备包括腔。配置化学剂供给部分以向所述腔中的已用清洁液体清洁的半导体衬底的表面供给憎水剂或有机溶剂。配置喷射部分以将捕获水的水捕获剂喷射到所述腔中的气氛中。

公开(公告)号：CN101981689A

公开(公告)日：2011-02-23

申请号：CN200980110708.X

申请日：2009-03-23

Applicant: 株式会社东芝

Inventor： 清利正弘

IPC: H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11578 ,  H01L27/11524 ,  H01L27/11565 ,  H01L27/11582

Abstract: 提供了一种其中通过三维地排列基元来改善位密度的半导体存储器及其制造方法。在半导体存储器(1)中，在硅衬底(11)上设置多个栅极电极膜(21)。栅极电极膜(21)沿与硅衬底(11)的上表面平行的一个方向(X方向)排列。每个栅极电极膜(21)具有栅格状的板的形状，并且以从X方向观察时为矩阵的形式形成多个通孔(22)。此外，多个硅梁(23)被设置为使得这些梁贯穿栅极电极膜(21)上的通孔(22)并沿X方向延伸。此外，在栅极电极膜(21)与硅梁(23)之间设置包括电荷积累层的ONO膜(24)。

公开(公告)号：CN1877795A

公开(公告)日：2006-12-13

申请号：CN200610087917.5

申请日：2006-06-07

Applicant: 株式会社东芝

Inventor： 有隅修 ,  清利正弘

IPC: H01L21/316 ,  H01L21/762 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/022 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/312 ,  H01L21/31612 ,  H01L21/76801 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76837

Abstract: 本发明提供一种半导体器件的制造方法，其具备：在基底区域上形成含有硅氧化物作为主成分的第1绝缘膜的工序；使水附着在所述第1绝缘膜上的工序；在所述附着了水的第1绝缘膜上，形成含有含硅聚合物的聚合物溶液层的工序；由所述聚合物溶液层生成含有硅氧化物作为主成分的第2绝缘膜的工序，所述生成第2绝缘膜的工序，包括通过所述聚合物与所述第1绝缘膜上附着的水的反应来生成硅氧化物的工序。

公开(公告)号：CN104282694A

公开(公告)日：2015-01-14

申请号：CN201410314589.2

申请日：2014-07-03

Applicant: 株式会社东芝

Inventor： 佐久间究 ,  清利正弘

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/792

CPC classification number: H01L27/11578 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

Abstract: 本发明涉及非易失性半导体存储器件及其制造方法。根据一个实施例，一种非易失性半导体存储器件包括：层叠的层结构(Fin)，其包括在第一方向上层叠的第一到第n半导体层(n是等于或大于2的自然数)以及层叠在所述第n半导体层上的上绝缘层，所述第一方向垂直于半导体衬底(10)的表面，所述层叠的层结构(Fin)在与所述半导体衬底(10)的表面平行的第二方向上延伸；以及第一到第n NAND串(S1、S2、S3、S4)，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向。

公开(公告)号：CN100461347C

公开(公告)日：2009-02-11

申请号：CN200610087917.5

申请日：2006-06-07

Applicant: 株式会社东芝

Inventor： 有隅修 ,  清利正弘

IPC: H01L21/316 ,  H01L21/762 ,  H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/022 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/02282 ,  H01L21/312 ,  H01L21/31612 ,  H01L21/76801 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76837

Abstract: 本发明提供一种半导体器件的制造方法，其具备：在基底区域上形成含有硅氧化物作为主成分的第1绝缘膜的工序；使水附着在所述第1绝缘膜上的工序；在所述附着了水的第1绝缘膜上，形成含有含硅聚合物的聚合物溶液层的工序；由所述聚合物溶液层生成含有硅氧化物作为主成分的第2绝缘膜的工序，所述生成第2绝缘膜的工序，包括通过所述聚合物与所述第1绝缘膜上附着的水的反应来生成硅氧化物的工序。

公开(公告)号：CN100378999C

公开(公告)日：2008-04-02

申请号：CN200410006096.9

申请日：2004-02-27

Applicant: 株式会社东芝

Inventor： 清利正弘

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/40 ,  H01L23/5223 ,  H01L24/18

Abstract: 本发明的目的是实现可以容易地实现MIM电容器的容量密度的增加的半导体器件及其制备方法。本发明的MIM电容器，具备：含有金属的下部电极(30、31)，含有钽氧化物的电介质膜(32)，含有 SiO 层(331)和 SiN层(332)的下部势垒层(33)，和含有金属的上部电极(34)。

公开(公告)号：CN1525562A

公开(公告)日：2004-09-01

申请号：CN200410006096.9

申请日：2004-02-27

Applicant: 株式会社东芝

Inventor： 清利正弘

IPC: H01L27/01 ,  H01L21/00

CPC classification number: H01L28/40 ,  H01L23/5223 ,  H01L24/18

Abstract: 本发明的目的是实现可以容易地实现MIM电容器的容量密度的增加的半导体器件及其制备方法。本发明的MIM电容器，具备：含有金属的下部电极(30、31)，含有钽氧化物的电介质膜(32)，含有SiO层(331)和SiN层(332)的下部势垒层(33)，和含有金属的上部电极(34)。