公开(公告)号：CN1196193C

公开(公告)日：2005-04-06

申请号：CN02120640.6

申请日：2002-03-28

Applicant: 株式会社东芝

Inventor： 堤香里 ,  福原成太 ,  江泽弘和

IPC: H01L23/52 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/823842 ,  H01L21/76889 ,  H01L21/76892 ,  H01L21/823871 ,  H01L23/53209 ,  H01L23/53271 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置，包括：半导体衬底；形成在上述半导体衬底的上方，包括并含有第1导电型杂质的第1多晶硅膜和形成在第1多晶硅膜上的第1硅化物膜的第1布线；形成在上述半导体衬底的上方并包括与上述第1多晶硅膜连接的、含有第2导电型杂质的第2多晶硅膜和形成在第2多晶硅膜上的第2硅化物膜的第2布线；形成在与上述第1多晶硅膜和第2多晶硅膜的边界区域对应的部分上，并与上述第1硅化物膜和第2硅化物膜相连接的导电连接部；覆盖上述第1和第2布线，并具有其中设置上述导电连接部的孔的绝缘膜；在上述绝缘膜上边形成的上层布线；以及与上述导电连接部隔开形成的其它导电连接部，该其它导电连接部由与上述导电连接部相同的材料形成，上述绝缘膜还具有其中设置上述其它导电连接部的孔，该上层布线与上述其它导电连接部连接。

公开(公告)号：CN1381890A

公开(公告)日：2002-11-27

申请号：CN02120640.6

申请日：2002-03-28

Applicant: 株式会社东芝

Inventor： 堤香里 ,  福原成太 ,  江泽弘和

IPC: H01L23/52 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/823842 ,  H01L21/76889 ,  H01L21/76892 ,  H01L21/823871 ,  H01L23/53209 ,  H01L23/53271 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置具备:半导体衬底;包括在上述半导体衬底的上方形成并含有第1导电型杂质的第1多晶硅膜,和第1多晶硅膜上形成并含有Co、Ni和Pd的至少一种的第1硅化物膜的第1布线;包括在上述半导体衬底的上方形成并与上述第1多晶硅膜连接的,含有第2导电型杂质的第2多晶硅膜,和第2多晶硅膜上形成并含有Co、Ni和Pd的至少一种的第2硅化物膜的第2布线;以及具有跟上述第1多晶硅膜与第2多晶硅膜的边界区域对应的部分,并连接到上述第1硅化物膜和第2硅化物膜的导电连接部。