-
公开(公告)号：CN101388663B
公开(公告)日：2012-08-08
申请号：CN200810135708.2
申请日：2008-07-03
Applicant: 松下电器产业株式会社
Inventor： 宇佐美志郎
IPC: H03K19/0185 , H01L29/772 , H01L29/41
CPC classification number: H03K3/35613 , H03K3/012
Abstract: 本发明公开了一种电平移动电路。为栅极作为一对互补信号接收输入信号及该输入信号的反相信号的一对N型晶体管采用能设单位栅极宽度尺寸为很小的值的平面布置。该平面布置结构包括互相离开并起到漏极(4)及源极(5)的作用的多个长方形扩散区域(1A)、(1B)和以各个扩散区域(1A)、(1B)的短边方向作为栅极宽度方向配置为沿栅极长度方向排列的多个栅极(3)，各个栅极(3)相互间、各个漏极(4)相互间及各个源极(5)相互间都电连接起来。因此，在不导致电路面积的增大和工序成本的增高的状态下，即使将输入信号的电源电压设为很低的电压也能让电平移动电路确实地进行电平移动工作。
-
公开(公告)号：CN102184919A
公开(公告)日：2011-09-14
申请号：CN201110119286.1
申请日：2007-04-11
Applicant: 松下电器产业株式会社
Inventor： 宇佐美志郎
IPC: H01L27/04 , H01L29/417 , H01L29/861
CPC classification number: H01L29/8611 , H01L29/417
Abstract: 本发明公开了一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，形成有多个接触孔。因此，在包括二极管元件的半导体集成电路中，抑制了电流在阳极端部的阱接触的集中，谋求了二极管元件的可靠性提高。
-
公开(公告)号：CN101064306B
公开(公告)日：2011-06-29
申请号：CN200710091778.8
申请日：2007-04-11
Applicant: 松下电器产业株式会社
Inventor： 宇佐美志郎
IPC: H01L27/04 , H01L23/528
CPC classification number: H01L29/8611 , H01L29/417
Abstract: 本发明公开了一种半导体集成电路。布置有构成阳极的扩散层5和位于它的左方及右方构成阴极的扩散层4、4来构成二极管D。布置有将阳极、阴极的扩散层4、5的周围包围起来的阱接触2。该阱接触2的长边到阴极扩散层4的距离tS被设定得短一些，短边到阳极、阴极扩散层4、5的距离tL被设定的长一些(tL>tS)。于是，阳极扩散层5与阱接触2的短边间的电阻值变大，来自阳极扩散层5的电流很难流到阱接触2的短边一侧，便缓和了电流在阳极扩散层5的接触孔3的集中。因此，在包括二极管元件的半导体集成电路中，抑制了电流在阳极端部的阱接触的集中，谋求了二极管元件的可靠性提高。
-
公开(公告)号：CN101064306A
公开(公告)日：2007-10-31
申请号：CN200710091778.8
申请日：2007-04-11
Applicant: 松下电器产业株式会社
Inventor： 宇佐美志郎
IPC: H01L27/04 , H01L23/528
CPC classification number: H01L29/8611 , H01L29/417
Abstract: 本发明公开了一种半导体集成电路。布置有构成阳极的扩散层5和位于它的左方及右方构成阴极的扩散层4、4来构成二极管D。布置有将阳极、阴极的扩散层4、5的周围包围起来的阱接触2。该阱接触2的长边到阴极扩散层4的距离tS被设定得短一些，短边到阳极、阴极扩散层4、5的距离tL被设定的长一些(tL＞tS)。于是，阳极扩散层5与阱接触2的短边间的电阻值变大，来自阳极扩散层5的电流很难流到阱接触2的短边一侧，便缓和了电流在阳极扩散层5的接触孔3的集中。因此，在包括二极管元件的半导体集成电路中，抑制了电流在阳极端部的阱接触的集中，谋求了二极管元件的可靠性提高。
-
公开(公告)号：CN102184919B
公开(公告)日：2013-01-16
申请号：CN201110119286.1
申请日：2007-04-11
Applicant: 松下电器产业株式会社
Inventor： 宇佐美志郎
IPC: H01L27/04 , H01L29/417 , H01L29/861
CPC classification number: H01L29/8611 , H01L29/417
Abstract: 本发明公开了一种半导体集成电路，包括：包括构成二极管的阳极的第一极性型扩散层和与所述第一极性型扩散层相向布置且构成阴极的第二极性型扩散层的二极管、所布置的将所述二极管的四方包围起来的第二极性型衬底或者阱接触，在所述二极管的第一极性型扩散层、第二极性型扩散层上，分别形成有用以与外部进行电连接的多个接触孔，在所述衬底或者阱接触中除了位于与所述二极管的第一极性型扩散层和第二极性型扩散层相向的方向垂直的方向上的部位，形成有多个接触孔。因此，在包括二极管元件的半导体集成电路中，抑制了电流在阳极端部的阱接触的集中，谋求了二极管元件的可靠性提高。
-
Patent Agency Ranking
公开(公告)号：CN101388663A
公开(公告)日：2009-03-18
申请号：CN200810135708.2
申请日：2008-07-03
Applicant: 松下电器产业株式会社
Inventor： 宇佐美志郎
IPC: H03K19/0185 , H01L29/772 , H01L29/41
CPC classification number: H03K3/35613 , H03K3/012
Abstract: 本发明公开了一种电平移动电路。为栅极作为一对互补信号接收输入信号及该输入信号的反相信号的一对N型晶体管采用能设单位栅极宽度尺寸为很小的值的平面布置。该平面布置结构包括互相离开并起到漏极(4)及源极(5)的作用的多个长方形扩散区域(1A)、(1B)和以各个扩散区域(1A)、(1B)的短边方向作为栅极宽度方向配置为沿栅极长度方向排列的多个栅极(3)，各个栅极(3)相互间、各个漏极(4)相互间及各个源极(5)相互间都电连接起来。因此，在不导致电路面积的增大和工序成本的增高的状态下，即使将输入信号的电源电压设为很低的电压也能让电平移动电路确实地进行电平移动工作。
-
公开(公告)号：CN1309079C
公开(公告)日：2007-04-04
申请号：CN200410036901.2
申请日：2004-04-21
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/0285 , C11D1/342 , C11D1/345
Abstract: 本发明公开了一种半导体集成电路装置。其目的在于：提供一种具备能够抵抗来自外部的浪涌电流、且小型化的静电放电保护电路的半导体集成电路。本发明的半导体集成电路包括：外部连接用端子(1)、静电放电保护电路(2)、输出电路(3)、输出前置缓冲电路(4)、输入缓冲电路(5)、内部电路(41)、电源间静电放电保护电路(6)、及栅极电压控制电路(7)。栅极电压控制电路包括：电容(25)及电阻体(26)。若在外部连接用端子(1)上印加有正的浪涌电流，则N型MIS晶体管(24)的栅极电位也上升。N型MIS晶体管(24)成为通态(ON状态)，提供给外部连接用端子(1)的正电荷被接地线(23)放出。
-
公开(公告)号：CN1305219C
公开(公告)日：2007-03-14
申请号：CN200410101350.3
申请日：2004-12-17
Applicant: 松下电器产业株式会社
IPC: H03K19/0185 , H03K17/10
CPC classification number: H03K3/356113 , H03K17/102
Abstract: 在电平转换电路中，N型高压晶体管的门限电压被设置为低，其中低压电源VDD的电压加到N型高压晶体管的栅极。由低压电源VDD供电的输入信号IN经过反相器输入N型晶体管的栅极。因此，即使节点W3和W4的电势超出低压电源VDD的电压，也可避免从节点W3和W4经过反相器中的寄生二极管流到低压电源VDD的倒流电流。由各个栅极固定在低压电源VDD上的N型晶体管构成的保护电路位于两个N型高压晶体管N5和N6之间以及两个N型低压晶体管N1和N2之间，用于接收补偿信号IN和XIN，由此避免那些N型补偿信号接收晶体管损坏。
-
公开(公告)号：CN1630194A
公开(公告)日：2005-06-22
申请号：CN200410101350.3
申请日：2004-12-17
Applicant: 松下电器产业株式会社
IPC: H03K19/0185 , H03K17/10
CPC classification number: H03K3/356113 , H03K17/102
Abstract: 在电平转换电路中，N型高压晶体管的门限电压被设置为低，其中低压电源VDD的电压加到N型高压晶体管的栅极。由低压电源VDD供电的输入信号IN经过反相器输入N型晶体管的栅极。因此，即使节点W3和W4的电势超出低压电源VDD的电压，也可避免从节点W3和W4经过反相器中的寄生二极管流到低压电源VDD的倒流电流。由各个栅极固定在低压电源VDD上的N型晶体管构成的保护电路位于两个N型高压晶体管N5和N6之间以及两个N型低压晶体管N1和N2之间，用于接收补偿信号IN和XIN，由此避免那些N型补偿信号接收晶体管损坏。
-
公开(公告)号：CN1577855A
公开(公告)日：2005-02-09
申请号：CN200410036901.2
申请日：2004-04-21
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/0285 , C11D1/342 , C11D1/345
Abstract: 本发明公开了一种半导体集成电路装置。其目的在于：提供一种具备能够抵抗来自外部的浪涌电流、且小型化的静电放电保护电路的半导体集成电路。本发明的半导体集成电路包括：外部连接用端子1、静电放电保护电路2、输出电路3、输出前置缓冲电路4、输入缓冲电路5、内部电路41、电源间静电放电保护电路6、及栅极电压控制电路7。栅极电压控制电路包括：电容25及电阻体26。若在外部连接用端子1上印加有正的浪涌电流，则N型MIS晶体管24的栅极电位也上升。N型MIS晶体管24成为通态(ON状态)，提供给外部连接用端子1的正电荷被接地线23放出。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
