-
公开(公告)号：CN1327602A
公开(公告)日：2001-12-19
申请号：CN00802270.4
申请日：2000-10-17
Applicant: 松下电器产业株式会社
IPC: H01G4/12
CPC classification number: H01G4/30 , B32B37/10 , B32B2315/02 , B32B2457/16
Abstract: 为了制造构造缺陷较少的层合体,本发明是一种关于层合体的制造方法,是将含有聚乙烯与介电体粉末的陶瓷板与内部电极交互层合而成的板状物质多片层合,夹在对向此等刚体与橡胶等的弹性体之间,或对向弹性体与弹性体之间加压一体化。通过使弹性体追随层合体的表面形状加压,可以使层合体全体均一的加压,亦可以随着高密度化使层间的粘合强度提高。另外,与加压同时加热更可以强化层间的粘合强度,通过使加压空间内呈减压状态得到空隙率极低的层合体。更进一步,通过将层合体的周边以由弹性材所成的框体围绕加压,可以等方向地加压,因而层合体的形状可以均一化。
-
公开(公告)号：CN101019196A
公开(公告)日：2007-08-15
申请号：CN200580030582.7
申请日：2005-10-04
Applicant: 松下电器产业株式会社
CPC classification number: H01G4/30
Abstract: 制作具有在第一支承体的同一表面上设置的内部电极层和多个第一定位标识的内部电极层片。制作具有在第二支承体的同一表面上设置的由陶瓷构成的厚度差抑制层和多个第二定位图案的陶瓷层片。根据多个第一定位标识确定内部电极层片的第一基准点。根据多个第二定位标识确定陶瓷层片的第二基准点。使第一基准点位于规定位置的同时，使内部电极位于由陶瓷构成的基材层上，由此在基材层的表面上叠层内部电极层片。使第二基准点位于规定位置的同时，使厚度差抑制层不与内部电极层重叠且在内部电极层的周围位于基材层上，由此在基材层上叠层陶瓷层片。使陶瓷层位于内部电极层上和厚度差抑制层上，由此制造叠层陶瓷电子部件。根据该方法，能够减少内部电极层和厚度差抑制层的位置偏移造成的叠层陶瓷部件的不良。
-
公开(公告)号：CN100358062C
公开(公告)日：2007-12-26
申请号：CN02803547.X
申请日：2002-09-18
Applicant: 松下电器产业株式会社
CPC classification number: H01G4/30 , Y10T83/2042 , Y10T156/107 , Y10T156/1075
Abstract: 在通过向陶瓷堆体施加压力以形成覆层的步骤中(在框架被刺进堆体并保持在那里的同时)，堆体被位于框架内的压力施加构件施压。根据此方法，在与堆体表面平行的方向上无变形产生。因此，不会产生导电层由于应力而产生变形之类的问题，因而产生具有优良密实结构的堆体，并且当堆体被烧结时，由上述构造形成的陶瓷电子元件不会出现连接缺陷，结构缺陷和电性能失效，具有良好的成品率。另外，通过在对堆体施压时加热堆体，在降低压力的条件下形成密实堆体。此外，通过为压力施加构件提供弹性体，堆体被均匀施压。并且通过在向堆体施压时降低堆体的空气压力，堆体中的气体被排除以允许减少施压时间。
-
公开(公告)号：CN1484841A
公开(公告)日：2004-03-24
申请号：CN02803547.X
申请日：2002-09-18
Applicant: 松下电器产业株式会社
IPC: H01G4/30
CPC classification number: H01G4/30 , Y10T83/2042 , Y10T156/107 , Y10T156/1075
Abstract: 在通过向陶瓷堆体施加压力以形成覆层的步骤中(在框架被刺进堆体并保持在那里的同时)，堆体被位于框架内的压力施加构件施压。根据此方法，在与堆体表面平行的方向上无变形产生。因此，不会产生导电层由于应力而产生变形之类的问题，因而产生具有优良密实结构的堆体，并且当堆体被烧结时，由上述构造形成的陶瓷电子元件不会出现连接缺陷，结构缺陷和电性能失效，具有良好的成品率。另外，通过在对堆体施压时加热堆体，在降低压力的条件下形成密实堆体。此外，通过为压力施加构件提供弹性体，堆体被均匀施压。并且通过在向堆体施压时降低堆体的空气压力，堆体中的气体被排除以允许减少施压时间。
-
公开(公告)号：CN1322367A
公开(公告)日：2001-11-14
申请号：CN00802024.8
申请日：2000-09-21
Applicant: 松下电器产业株式会社
IPC: H01G4/12
CPC classification number: H01L21/4857 , H01G4/206 , H01G4/30 , H01L21/481 , H05K1/0306 , H05K3/0011 , H05K3/1283 , H05K3/4629 , H05K2203/0143 , H05K2203/0278
Abstract: 本发明的陶瓷电子零件的制造方法包括对含有陶瓷粉末及有机物的陶瓷板(10a)加压以减少其空隙率的第1工序:接着使用金属糊在此陶瓷板(10b)上形成导电体层(2)的第2工序:接着将多片的前述形成有导电体层(2)的陶瓷板(10b)进行积层,并使该导电体层(2)夹着该陶瓷板(10b)相向,以获得积层体的第3工序;和将前述积层体进行烧制的第4工序。由预先将空隙率减少方才在陶瓷板(10b)上形成导电体层(2),故可抑制金属成分渗入陶瓷板(10b)。又,以转印法将导电体层形成在陶瓷板上,由此即可抑制导电体层中的金属成分扩散。其结果,可控制陶瓷电子零件发生短路的概率,提高成品率。
-
Patent Agency Ranking
公开(公告)号：CN1207739C
公开(公告)日：2005-06-22
申请号：CN00802270.4
申请日：2000-10-17
Applicant: 松下电器产业株式会社
IPC: H01G4/12
CPC classification number: H01G4/30 , B32B37/10 , B32B2315/02 , B32B2457/16
Abstract: 为了制造构造缺陷较少的层合体，本发明是一种关于层合体的制造方法，是将含有聚乙烯与介电体粉末的陶瓷板与内部电极交互层合而成的板状物质多片层合，夹在对向此等刚体与橡胶等的弹性体之间，或对向弹性体与弹性体之间加压一体化。通过使弹性体追随层合体的表面形状加压，可以使层合体全体均一的加压，亦可以随着高密度化使层间的粘合强度提高。另外，与加压同时加热更可以强化层间的粘合强度，通过使加压空间内呈减压状态得到空隙率极低的层合体。更进一步，通过将层合体的周边以由弹性材所成的框体围绕加压，可以等方向地加压，因而层合体的形状可以均一化。
-
公开(公告)号：CN1171257C
公开(公告)日：2004-10-13
申请号：CN00802024.8
申请日：2000-09-21
Applicant: 松下电器产业株式会社
IPC: H01G4/12
CPC classification number: H01L21/4857 , H01G4/206 , H01G4/30 , H01L21/481 , H05K1/0306 , H05K3/0011 , H05K3/1283 , H05K3/4629 , H05K2203/0143 , H05K2203/0278
Abstract: 本发明的陶瓷电子零件的制造方法包括对含有陶瓷粉末及有机物的陶瓷板(10a)加压以减少其空隙率的第1工序：接着使用金属糊在此陶瓷板(10b)上形成导电体层(2)的第2工序：接着将多片的前述形成有导电体层(2)的陶瓷板(10b)进行积层，并使该导电体层(2)夹着该陶瓷板(10b)相向，以获得积层体的第3工序；和将前述积层体进行烧制的第4工序。由预先将空隙率减少方才在陶瓷板(10b)上形成导电体层(2)，故可抑制金属成分渗入陶瓷板(10b)。又，以转印法将导电体层形成在陶瓷板上，由此即可抑制导电体层中的金属成分扩散。其结果，可控制陶瓷电子零件发生短路的概率，提高成品率。
-
公开(公告)号：CN1319239A
公开(公告)日：2001-10-24
申请号：CN00801533.3
申请日：2000-07-21
Applicant: 松下电器产业株式会社
IPC: H01G4/30
Abstract: 制造陶瓷电子元件的方法包括:第一工艺,提供至少包含陶瓷成分和聚乙烯的陶瓷片以及提供在一基底膜上形成的导电层;第二工艺,把导电层堆叠在陶瓷片上并加压,然后剥离基底膜;第三工艺,把陶瓷片置于导电层上;第四工艺,把导电层堆叠在陶瓷片上并加压,然后剥离基底膜;第五工艺,通过重复第三和第四工艺来形成层叠体;以及第六工艺,烧结层叠体。可避免多层陶瓷电子元件中的电极层之间的短路。增加成品率。本方法在生产层叠大量层且层厚非常薄的多层陶瓷电容器时尤其有效。
-
公开(公告)号：CN101019196B
公开(公告)日：2010-07-28
申请号：CN200580030582.7
申请日：2005-10-04
Applicant: 松下电器产业株式会社
CPC classification number: H01G4/30
Abstract: 制作具有在第一支承体的同一表面上设置的内部电极层和多个第一定位标识的内部电极层片。制作具有在第二支承体的同一表面上设置的由陶瓷构成的厚度差抑制层和多个第二定位图案的陶瓷层片。根据多个第一定位标识确定内部电极层片的第一基准点。根据多个第二定位标识确定陶瓷层片的第二基准点。使第一基准点位于规定位置的同时，使内部电极位于由陶瓷构成的基材层上，由此在基材层的表面上叠层内部电极层片。使第二基准点位于规定位置的同时，使厚度差抑制层不与内部电极层重叠且在内部电极层的周围位于基材层上，由此在基材层上叠层陶瓷层片。使陶瓷层位于内部电极层上和厚度差抑制层上，由此制造叠层陶瓷电子部件。根据该方法，能够减少内部电极层和厚度差抑制层的位置偏移造成的叠层陶瓷部件的不良。
-
公开(公告)号：CN1206677C
公开(公告)日：2005-06-15
申请号：CN00801533.3
申请日：2000-07-21
Applicant: 松下电器产业株式会社
IPC: H01G4/30
Abstract: 制造陶瓷电子元件的方法包括：第一工艺，提供至少包含陶瓷成分和聚乙烯的陶瓷片以及提供在一基底膜上形成的导电层；第二工艺，把导电层堆叠在陶瓷片上并加压，然后剥离基底膜；第三工艺，把陶瓷片置于导电层上；第四工艺，把导电层堆叠在陶瓷片上并加压，然后剥离基底膜；第五工艺，通过重复第三和第四工艺来形成层叠体；以及第六工艺，烧结层叠体。可避免多层陶瓷电子元件中的电极层之间的短路。增加成品率。本方法在生产层叠大量层且层厚非常薄的多层陶瓷电容器时尤其有效。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
