具有射频识别天线的电路板的制作方法

    公开(公告)号:CN101552370A

    公开(公告)日:2009-10-07

    申请号:CN200810091114.6

    申请日:2008-04-02

    摘要: 一种具有射频识别天线的电路板的制作方法,其包括:首先,在基材上形成多个贯穿基材的贯孔。接着,形成第一图案层于基材的第一表面上。形成第二图案层于相对第一表面的第二表面上。之后,形成图案化导体层,其覆盖第一图案层、第二图案层以及这些贯孔的孔壁。图案化导体层包括天线回路部分以及信号电路部分,且天线回路部分与信号电路部分电性绝缘。如此,此具有射频识别天线的电路板的制作成本得以降低。

    印刷电路板用的基材
    2.
    发明授权

    公开(公告)号:CN102111956B

    公开(公告)日:2013-01-16

    申请号:CN200910263699.X

    申请日:2009-12-29

    发明人: 吴建男

    IPC分类号: H05K1/03 H05K3/38

    摘要: 一种印刷电路板用基材,包含有一主层,以及一与该主层异质的表层。该主层是由导电性佳的金属所制成,具有一上表面。该表层实质上是由刻蚀率小于该主层的材料所制成,布置于该主层的上表面。由此,该基材可在适用传统的刻蚀液的下仍能提供高值的刻蚀因子(Etch Factor)。

    阵列封装基板
    3.
    发明公开

    公开(公告)号:CN101552253A

    公开(公告)日:2009-10-07

    申请号:CN200810091115.0

    申请日:2008-04-02

    IPC分类号: H01L23/498

    摘要: 本发明公开了一种阵列封装基板,其包括图案化金属连接层、多个接垫、第一绝缘层、多个导电凸柱以及第二绝缘层。图案化金属连接层具有第一表面以及一与第一表面相对应的第二表面,这些接垫是配设于第一表面,而这些导电凸柱是配设于第二表面,且这些导电凸柱经由图案化金属连接层与这些接垫电性连接。其中,每一个导电凸柱具有连接部以及凸出部,每一个导电凸柱的连接部与图案化金属连接层相接。此外,第一绝缘层是配设于与第一表面或第二表面共平面的表面的一侧,且暴露出这些接垫。第二绝缘层则是配设于此表面的另一侧,且暴露出每一个导电凸柱的凸出部。

    复合金属基板及其工艺
    4.
    发明公开

    公开(公告)号:CN101552211A

    公开(公告)日:2009-10-07

    申请号:CN200810090563.9

    申请日:2008-04-03

    摘要: 一种复合金属基板及其工艺,包括下列步骤:首先,提供复合金属基材,此复合金属基材包括第一金属层、中间层以及第二金属层。接着,形成多个贯穿复合金属基材的传动孔;图案化第一金属层,以形成多个半蚀孔;图案化第二金属层,以形成多个焊垫。之后,去除中间层显露于这些焊垫之外的区域,以形成多个连接垫,其中这些连接垫分别覆盖这些半蚀孔,并分别与这些焊垫相连。因此,本发明的复合金属基板可取代一般的芯片载板,以降低工艺成本。

    基板结构及其制作方法
    5.
    发明公开

    公开(公告)号:CN105376939A

    公开(公告)日:2016-03-02

    申请号:CN201410488365.3

    申请日:2014-09-23

    发明人: 曾子章 吴建男

    IPC分类号: H05K3/00 H05K1/00

    摘要: 本发明公开一种基板结构及其制作方法。该制作方法包括:提供具有上表面的绝缘基材。对绝缘基材的部分上表面照射第一激光光束,以形成第一凹刻图案。第一激光光束为红外光激光光束或光纤激光光束。第一凹刻图案具有改质表面。形成第一金属层于绝缘基材的上表面上。第一金属层覆盖绝缘基材的上表面与第一凹刻图案的改质表面,并填满第一凹刻图案。对第一金属层进行研磨程序,以暴露出绝缘基材的上表面,而定义出第一图案化线路层。第一图案化线路层的第一上表面与绝缘基材的上表面切齐。

    微间距电路迹线成型法
    7.
    发明公开

    公开(公告)号:CN102194702A

    公开(公告)日:2011-09-21

    申请号:CN201010136397.9

    申请日:2010-03-12

    发明人: 吴建男 黄冠伟

    IPC分类号: H01L21/48 H05K3/06

    摘要: 本发明是一种微间距电路迹线成型法,包含取用一绝缘基板,于该基板上布置一导电金属层。然后于该导电金属层的一上表面的全部或部份布置一异质层,该异质层的蚀刻率小于该导电金属层。继之,于该异质层上形成一电路迹线图案罩幕层,接着再进行湿式蚀刻,最后再移除该罩幕层以及该异质层,即可形成具有高蚀刻因子的微间距电路迹线。

    电子元件载板的制作方法

    公开(公告)号:CN101557682B

    公开(公告)日:2011-09-21

    申请号:CN200810091134.3

    申请日:2008-04-07

    IPC分类号: H05K3/46 H05K3/40 H01L21/48

    摘要: 本发明公开了一种电子元件载板的制作方法,包括下列步骤:首先,在基材上形成多个第一贯孔与至少一第二贯孔,而基材包括第一导电层。接着,形成第二导电层于基材上,且第二导电层覆盖第二贯孔。之后,图案化第二导电层,以形成至少一与第二贯孔相通的开孔。然后,图案化第一导电层。如此,此电子元件载板的制作方法可以制作出具有多层线路的电子元件载板。

    印刷电路板用的基材
    9.
    发明公开

    公开(公告)号:CN102111956A

    公开(公告)日:2011-06-29

    申请号:CN200910263699.X

    申请日:2009-12-29

    发明人: 吴建男

    IPC分类号: H05K1/03 H05K3/38

    摘要: 一种印刷电路板用基材,包含有一主层,以及一与该主层异质的表层。该主层是由导电性佳的金属所制成,具有一上表面。该表层实质上是由刻蚀率小于该主层的材料所制成,布置于该主层的上表面。由此,该基材可在适用传统的刻蚀液的下仍能提供高值的刻蚀因子(Etch Factor)。

    电子元件载板的制作方法
    10.
    发明公开

    公开(公告)号:CN101604634A

    公开(公告)日:2009-12-16

    申请号:CN200810125463.5

    申请日:2008-06-13

    发明人: 吴建男 杨耿忠

    IPC分类号: H01L21/48 H05K3/46

    摘要: 一种电子元件载板的制作方法。形成第一图案化金属层在基材的第一面。形成第一图案化防焊层在基材的第一面及第一图案化金属层上,其中第一图案化防焊层暴露出部分第一图案化金属层。形成至少一贯孔穿过基材及第一图案化金属层。形成第二金属层在基材的相对于第一面的第二面上。形成第二图案化防焊层在第二金属层上,其中第二图案化防焊层暴露出部分第二金属层。以第二图案化防焊层为掩模,蚀刻部分第二金属层,以形成第二图案化金属层。