公开(公告)号：CN1303131A

公开(公告)日：2001-07-11

申请号：CN00129988.3

申请日：2000-10-23

Applicant: 日本电气株式会社

Inventor： 砂川晴夫 ,  松本良成 ,  碓井彰

IPC: H01L27/00

CPC classification number: C30B23/02 ,  C30B25/02 ,  C30B25/18

Abstract: 在蓝宝石(Al2O3)衬底11的(0001)晶面上形成GaN膜12后,通过湿腐蚀而留下岛状GaN膜12。该岛状的GaN膜12的上部由单晶体层构成。通过进行外延生长而留下岛状的GaN膜12,就可以获得几乎没有晶体缺陷的GaN膜12。

公开(公告)号：CN100341116C

公开(公告)日：2007-10-03

申请号：CN03815296.7

申请日：2003-06-26

Applicant: 日立电线株式会社 ,  日本电气株式会社

Inventor： 柴田真佐知 ,  大岛祐一 ,  江利健 ,  碓井彰 ,  砂川晴夫

IPC: H01L21/205 ,  C30B29/38 ,  C30B29/16 ,  C23C16/34

CPC classification number: C30B29/406 ,  C30B25/02 ,  C30B25/18 ,  C30B29/403 ,  H01L21/0242 ,  H01L21/02439 ,  H01L21/02458 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02513 ,  H01L21/0254 ,  H01L21/0262

Abstract: 本发明涉及用于生长半导体等、特别是Ⅲ族氮化物半导体的结晶层的基板的结构及其制造方法。在本发明中，基板上具备两个多孔层，在两个多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径小于与第一多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，第一以及第二多孔层具有10～90%的体积空隙率，且第一多孔层的空隙的50%以上从第一多孔层表面向第一多孔层与第二多孔层的界面贯通。根据本发明的多孔基板，即使采用以往的结晶生长方法，也能容易地在该多孔基板上生长低缺陷密度的外延结晶。

公开(公告)号：CN1665969A

公开(公告)日：2005-09-07

申请号：CN03815296.7

申请日：2003-06-26

Applicant: 日立电线株式会社 ,  日本电气株式会社

Inventor： 柴田真佐知 ,  大岛祐一 ,  江利健 ,  碓井彰 ,  砂川晴夫

IPC: C30B29/38 ,  H01L21/205

CPC classification number: C30B29/406 ,  C30B25/02 ,  C30B25/18 ,  C30B29/403 ,  H01L21/0242 ,  H01L21/02439 ,  H01L21/02458 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02513 ,  H01L21/0254 ,  H01L21/0262

Abstract: 本发明涉及用于生长半导体等、特别是III族氮化物半导体的结晶层的基板的结构及其制造方法。在本发明中，基板上具备两个多孔层，在两个多孔层中，位于最表面的第一多孔层中的空隙的平均开口部直径小于与第一多孔层相比更靠近于基板侧的第二多孔层的空隙的平均直径，第一以及第二多孔层具有10～90％的体积空隙率，且第一多孔层的空隙的50％以上从第一多孔层表面向第一多孔层与第二多孔层的界面贯通。根据本发明的多孔基板，即使采用以往的结晶生长方法，也能容易地在该多孔基板上生长低缺陷密度的外延结晶。

公开(公告)号：CN1374683A

公开(公告)日：2002-10-16

申请号：CN02106903.4

申请日：2002-03-06

Applicant: 日本电气株式会社

Inventor： 仓本大 ,  砂川晴夫

IPC: H01L21/20 ,  H01L21/205

CPC classification number: C30B25/02 ,  C30B25/04 ,  C30B29/403 ,  C30B29/406 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02392 ,  H01L21/02395 ,  H01L21/0242 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02647

Abstract: 一种III－V族化合物半导体外延层,其上部区具有倾斜角至多为100秒并且/或者其扭转角至多为100秒的晶体结构。用掩模外延生长该层,其中该掩模满足如下等式(1):h≥(w/2)tan θ ……(1)其中“θ”是在外延生长时的III－V族化合物半导体层刻面结构的基角;“h”是掩模的厚度;“w”是掩模下层的开口宽度,并且该开口宽度被限定在与基底层表面和刻面结构的侧面垂直的平面所包含的方向上。