-
公开(公告)号：CN1812684A
公开(公告)日：2006-08-02
申请号：CN200610001547.9
申请日：2006-01-20
Applicant: 应用材料公司
CPC classification number: H01J37/32091 , H01J37/32082 , H01J37/32174 , H01J37/32183 , H01J37/3244
Abstract: 本发明公开了一种形成等离子反应器顶部至少一部分的顶置气体分布电极，其具有面对反应器处理区的底表面。该电极包括气体供应歧管和多个压降圆柱形孔，前者用于在所述电极顶部处接收供应压力下的处理气体，后者从每个孔的一端处的气体供应歧管相对于电极轴向延伸。电极内的径向气体分布歧管跨越电极径向延伸。多个轴向延伸高导通率气流通道将多个压降孔中各个的相对端耦合到径向气体分布歧管。多个高导通率圆柱形出气孔形成在电极的面对等离子的底表面中并轴向延伸到径向气体分布歧管。
-
公开(公告)号：CN103488041A
公开(公告)日：2014-01-01
申请号：CN201310416003.9
申请日：2008-05-30
Applicant: 应用材料公司
Inventor： 克里斯多佛·D·本彻尔 , 堀冈启治
IPC: G03F1/00 , H01L21/027 , H01L21/00
CPC classification number: H01L21/3081 , H01L21/0332 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/31144 , H01L21/32139
Abstract: 本发明利用间隔物掩模的频率加倍。本发明描述了一种用于制造半导体掩模的方法。首先提供具有牺牲掩模和间隔物掩模的半导体叠层。所述牺牲掩模由一系列线构成，并且所述间隔物掩模包括与所述一系列线的侧壁邻接的间隔物线。接着，修剪所述间隔物掩模。最后，去除所述牺牲掩模，以提供经修剪的间隔物掩模。经修剪的间隔物掩模使得牺牲掩模的一系列线的频率加倍。
-
Patent Agency Ranking
公开(公告)号：CN1812683A
公开(公告)日：2006-08-02
申请号：CN200610003026.7
申请日：2006-01-26
Applicant: 应用材料公司
Inventor： 丹尼尔·J·霍夫曼 , 罗杰·A·兰德雷 , 迈克尔·C·库特内 , 马丁·J·萨里纳斯 , 哈米德·F·塔瓦索里 , 堀冈启治 , 道格拉斯·A·小布什伯格
CPC classification number: H01J37/32091 , H01J37/3244 , H01J37/32623 , H01J37/3266
Abstract: 本发明提供了一种用于处理工件的等离子体反应器，包括：真空室，其由侧壁和顶板限定；和工件支撑底座，其具有处在所述室中并且面向所述顶板的工件支撑表面，并且包括阴极电极。RF功率发生器耦合到所述阴极电极。等离子体分布由外部环形内电磁体、外部环形外电磁体和外部环形底电磁体控制，其中外部环形内电磁体处在所述工件支撑表面上方的第一平面中，外部环形外电磁体处在所述工件支撑表面上方的第二平面中，并且具有比所述内电磁体更大的直径，外部环形底电磁体处在所述工件支撑表面下方的第三平面中。多个DC电流源分别连接到内、外和底电磁体。
-
公开(公告)号：CN1812683B
公开(公告)日：2013-07-17
申请号：CN200610003026.7
申请日：2006-01-26
Applicant: 应用材料公司
Inventor： 丹尼尔·J·霍夫曼 , 罗杰·A·兰德雷 , 迈克尔·C·库特内 , 马丁·J·萨里纳斯 , 哈米德·F·塔瓦索里 , 堀冈启治 , 道格拉斯·A·小布什伯格
CPC classification number: H01J37/32091 , H01J37/3244 , H01J37/32623 , H01J37/3266
Abstract: 本发明提供了一种用于处理工件的等离子体反应器，包括：真空室，其由侧壁和顶板限定；和工件支撑底座，其具有处在所述室中并且面向所述顶板的工件支撑表面，并且包括阴极电极。RF功率发生器耦合到所述阴极电极。等离子体分布由外部环形内电磁体、外部环形外电磁体和外部环形底电磁体控制，其中外部环形内电磁体处在所述工件支撑表面上方的第一平面中，外部环形外电磁体处在所述工件支撑表面上方的第二平面中，并且具有比所述内电磁体更大的直径，外部环形底电磁体处在所述工件支撑表面下方的第三平面中。多个DC电流源分别连接到内、外和底电磁体。
-
公开(公告)号：CN101315515B
公开(公告)日：2013-03-27
申请号：CN200810098362.3
申请日：2008-05-30
Applicant: 应用材料公司
Inventor： 克里斯多佛·D·本彻尔 , 堀冈启治
IPC: H01L21/033 , H01L21/027
CPC classification number: H01L21/0332 , H01L21/0273 , H01L21/0274 , H01L21/0337 , Y10S438/947 , Y10S438/95
Abstract: 本发明利用具有插入区域的间隔物掩模的频率三倍化。本发明描述了一种用于制造半导体掩模的方法。首先提供具有由一系列线构成的牺牲掩模的半导体叠层。然后形成间隔物掩模，其包括与所述一系列线的侧壁邻接的间隔物线。间隔物掩模还具有处于间隔物线之间的插入线。最后，去除所述牺牲掩模，以仅仅提供间隔物掩模。具有插入线的间隔物掩模使得牺牲掩模的一系列线的频率三倍化。
-
公开(公告)号：CN101339361A
公开(公告)日：2009-01-07
申请号：CN200810098364.2
申请日：2008-05-30
Applicant: 应用材料公司
Inventor： 克里斯多佛·D·本彻尔 , 堀冈启治
IPC: G03F1/00 , H01L21/00 , H01L21/027
Abstract: 本发明利用间隔物掩模的频率加倍。本发明描述了一种用于制造半导体掩模的方法。首先提供具有牺牲掩模和间隔物掩模的半导体叠层。所述牺牲掩模由一系列线构成，并且所述间隔物掩模包括与所述一系列线的侧壁邻接的间隔物线。接着，修剪所述间隔物掩模。最后，去除所述牺牲掩模，以提供经修剪的间隔物掩模。经修剪的间隔物掩模使得牺牲掩模的一系列线的频率加倍。
-
公开(公告)号：CN101315515A
公开(公告)日：2008-12-03
申请号：CN200810098362.3
申请日：2008-05-30
Applicant: 应用材料公司
Inventor： 克里斯多佛·D·本彻尔 , 堀冈启治
IPC: G03F1/00 , H01L21/00 , H01L21/027
CPC classification number: H01L21/0332 , H01L21/0273 , H01L21/0274 , H01L21/0337 , Y10S438/947 , Y10S438/95
Abstract: 本发明利用具有插入区域的间隔物掩模的频率三倍化。本发明描述了一种用于制造半导体掩模的方法。首先提供具有由一系列线构成的牺牲掩模的半导体叠层。然后形成间隔物掩模，其包括与所述一系列线的侧壁邻接的间隔物线。间隔物掩模还具有处于间隔物线之间的插入线。最后，去除所述牺牲掩模，以仅仅提供间隔物掩模。具有插入线的间隔物掩模使得牺牲掩模的一系列线的频率三倍化。
-
-
-
-
-
-
Search Results
7
records
(took 0.02 seconds)
