-
公开(公告)号：CN116936381A
公开(公告)日：2023-10-24
申请号：CN202311123410.0
申请日：2023-08-31
Applicant: 广东工业大学
Abstract: 本发明涉及半导体芯片封装技术领域，特别是一种芯片防翘曲的封装结构及使用其的封装方法；一种芯片防翘曲的封装结构，包括辅助基板和主基板，所述辅助基板和所述主基板的热膨胀系数相同；所述辅助基板设有安装面，所述安装面覆盖有临时键合胶体层，若干个芯片通过临时键合胶体层连接于所述安装面；所述主基板设有封装面，所述封装面设有若干个固晶胶体；进行芯片封装时，所述辅助基板位于所述主基板的上方，所述安装面与所述封装面正相对，若干个所述固晶胶体分别与若干个所述芯片一一对应；一种芯片防翘曲的封装方法，应用于上述的一种芯片防翘曲的封装结构，解决对芯片封装时产生翘曲的问题，进而提高芯片的使用寿命，降低制造成本。
-
Patent Agency Ranking
公开(公告)号：CN116837342A
公开(公告)日：2023-10-03
申请号：CN202310853362.4
申请日：2023-07-12
Applicant: 广东工业大学
Abstract: 本发明公开了一种纳米颗粒图案化加工方法及设备，包括以下步骤：步骤S1、对基板进行处理，使基板形成带电图案，并根据带电图案确定待加工区域；步骤S2、制备纳米颗粒；其中，所述纳米颗粒的原料包括金属，且所述纳米颗粒的粒径为3～20nm；步骤S3、将步骤S1的基板放置于沉积腔，通过沉积助气带动步骤S2的纳米颗粒进入所述沉积腔，并沉积至步骤S1的待加工区域，获得沉积图案。本方案提出的一种纳米颗粒图案化加工方法，将基板进行图案化处理后形成带电图案，令制备的纳米颗粒精确沉积于其上，获得沉积图案，制备方法简单，成本低，精度高，以克服现有技术中的不足之处。
-
公开(公告)号：CN115662946A
公开(公告)日：2023-01-31
申请号：CN202211371335.5
申请日：2022-11-03
Applicant: 广东工业大学
IPC: H01L21/768 , H01L23/538
Abstract: 本发明提供了一种超细节距全铜互连方法及超细节距全铜互连结构，包括以下步骤：S1、制备纳米铜膏，通过加入溶剂、分散剂和粘度调节剂调配至一定浓度；S2、选取一定铜柱直径及数量的芯片和基板，并将基板及芯片清洗干净后进行预处理；S3、键合机吸取带有铜柱I/O输出端口的芯片并进行翻转，使铜柱结构朝外；S4、键合机的吸头吸取芯片将铜柱结构浸入纳米铜膏中蘸取后提起；S5、通入保护气体，铜柱与基板上对应的垫片通过键合机的光学系统对准并施加压力，超声和温度以进行键合；S6、室温下冷却得到超细节距全铜半导体互连结构。本发明具有低温烧结，能实现超细节距互连上的极限，可以实现更细节距的互连，可满足高密度封装的要求。
-
公开(公告)号：CN117276102A
公开(公告)日：2023-12-22
申请号：CN202311060817.3
申请日：2023-08-22
Applicant: 广东工业大学
IPC: H01L21/603 , H01L21/607 , H01L21/683 , H01L21/67 , H01L23/488
Abstract: 本发明公开了一种超细节距全铜低温互连结构及其互连方法，包括制备纳米铜膜、选取基底键合体和蘸铜键合体、蘸取纳米铜膜和低温键合等步骤。所述方法利用了纳米铜膜的尺寸效应及较高的表面能，实现低温键合，操作简单，所需的键合条件更加低，更容易实现；而且在键合的过程中无需加入合金焊料，解决了传统无铅焊料凸点在回流的过程中容易出现坍塌，在制作超细节距凸点时无法保证凸点的高度的问题，有效突破了传统的涂敷焊料法在实现超细节距互连上的极限，可以实现比传统涂敷方法更细节距的互连，满足高密度封装的要求。
-
公开(公告)号：CN115662946B
公开(公告)日：2023-07-07
申请号：CN202211371335.5
申请日：2022-11-03
Applicant: 广东工业大学
IPC: H01L21/768 , H01L23/538
Abstract: 本发明提供了一种超细节距全铜互连方法及超细节距全铜互连结构，包括以下步骤：S1、制备纳米铜膏，通过加入溶剂、分散剂和粘度调节剂调配至一定浓度；S2、选取一定铜柱直径及数量的芯片和基板，并将基板及芯片清洗干净后进行预处理；S3、键合机吸取带有铜柱I/O输出端口的芯片并进行翻转，使铜柱结构朝外；S4、键合机的吸头吸取芯片将铜柱结构浸入纳米铜膏中蘸取后提起；S5、通入保护气体，铜柱与基板上对应的垫片通过键合机的光学系统对准并施加压力，超声和温度以进行键合；S6、室温下冷却得到超细节距全铜半导体互连结构。本发明具有低温烧结，能实现超细节距互连上的极限，可以实现更细节距的互连，可满足高密度封装的要求。
-
公开(公告)号：CN115747766A
公开(公告)日：2023-03-07
申请号：CN202211368248.4
申请日：2022-11-03
Applicant: 广东工业大学
IPC: C23C16/455
Abstract: 本发明公开了一种原子层薄膜原位沉积制备工艺及制备系统，涉及材料工程技术领域。本发明原子层薄膜原位沉积制备工艺包括以下步骤：在惰性气体的环境下，向设置于沉积基板两侧的阳极电极和阴极电极施加电压和电流，且沉积基板通过导电胶固定于阴极电极的反应端面，阳极电极和阴极电极发生火花烧蚀反应，产生等离子体粒子，等离子体粒子在制备原位进行沉积，在沉积基板上形成原子层薄膜。本发明的原子层薄膜原位沉积制备工艺，在一个充满惰性气流的反应腔体内进行薄膜沉积，能够高效形成原子层薄膜，反应过程简单高效，解决了目前原子层薄膜制备方法需要使用昂贵的化学反应前驱体和薄膜生长速度慢的问题。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
