公开(公告)号：CN1467817A

公开(公告)日：2004-01-14

申请号：CN03106424.8

申请日：2003-02-25

Applicant: 富士通株式会社

Inventor： 宫嶋基守 ,  柄沢章孝 ,  细田勉 ,  大塚敏志

IPC: H01L21/768

CPC classification number: H01L21/3212 ,  H01L21/31053 ,  H01L21/76808 ,  H01L21/7684

Abstract: 第一绝缘膜形成在下层基片上，该第一绝缘膜由第一绝缘材料所制成。第二绝缘膜形成在第一绝缘膜上，该第二绝缘膜包括与第一绝缘材料不同的第二绝缘材料。形成通过第二和第一绝缘膜的沟槽，该沟槽至少到达第一绝缘膜的中间深度。在第二绝缘膜上淀积由导电材料所制成的布线层，该布线层埋住该沟槽。对该布线层进行抛光，以把布线层遗留在该沟槽中。对该布线层和第二绝缘膜进行抛光，直到第一绝缘膜暴露出来时为止。本发明可以抑制凹陷和侵蚀的形成。

公开(公告)号：CN1290188C

公开(公告)日：2006-12-13

申请号：CN200310102360.4

申请日：2003-10-27

Applicant: 富士通株式会社

Inventor： 南条亮太 ,  大塚敏志 ,  泽田丰治 ,  助川和雄

IPC: H01L23/525 ,  H01L27/06

CPC classification number: H01L21/76224 ,  H01L23/5258 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，具有：具有主表面的半导体衬底；在所述主表面上方形成的熔丝电路，所述熔丝电路具有熔丝元件，每个所述熔丝元件具有预定断裂点；第一槽隔离区，其在所述半导体衬底的表面层上在所述熔丝电路的下方形成；以及多个伪有源区，其穿过所述第一槽隔离区在除了围绕所述预定断裂点的预定区域以外的区域形成。虽然在熔丝电路中还形成伪结构，但是本发明防止了断裂余量被降低，并且避免了衬底毁坏，同时保证了表面平坦度和线宽的可控制性。

公开(公告)号：CN1225019C

公开(公告)日：2005-10-26

申请号：CN03106424.8

申请日：2003-02-25

Applicant: 富士通株式会社

Inventor： 宫嶋基守 ,  柄沢章孝 ,  细田勉 ,  大塚敏志

IPC: H01L21/768

CPC classification number: H01L21/3212 ,  H01L21/31053 ,  H01L21/76808 ,  H01L21/7684

Abstract: 第一绝缘膜形成在下层基片上，该第一绝缘膜由第一绝缘材料所制成。第二绝缘膜形成在第一绝缘膜上，该第二绝缘膜包括与第一绝缘材料不同的第二绝缘材料。形成通过第二和第一绝缘膜的沟槽，该沟槽至少到达第一绝缘膜的中间深度。在第二绝缘膜上淀积由导电材料所制成的布线层，该布线层埋住该沟槽。对该布线层进行抛光，以把布线层遗留在该沟槽中。对该布线层和第二绝缘膜进行抛光，直到第一绝缘膜暴露出来时为止。本发明可以抑制凹陷和侵蚀的形成。

公开(公告)号：CN100452387C

公开(公告)日：2009-01-14

申请号：CN03106338.1

申请日：2003-02-25

Applicant: 富士通株式会社

Inventor： 大塚敏志 ,  福山俊一

IPC: H01L23/522 ,  H01L21/768

Abstract: 本发明公开了一种具有多层铜线路层的半导体器件及其制造方法。该半导体器件包括一个形成有多个半导体元件的半导体衬底；在该半导体衬底上形成的第一层间绝缘膜，其具有第一布线槽；嵌入该第一布线槽中的第一铜线路；有第二布线槽的第二层间绝缘膜，该第二层间绝缘膜包括一个在上述第一铜线路和所述第一层间绝缘膜上形成的铜扩散防止层，在所述铜扩散防止层上形成一个氧化膜，在该氧化膜上形成一个有机绝缘树脂层；嵌入所述第二布线槽中的第二铜线线路。这样，本发明提供了多层铜线路和有机绝缘树脂层不易分离的半导体器件，并提供了其制造方法。

公开(公告)号：CN1499627A

公开(公告)日：2004-05-26

申请号：CN200310102360.4

申请日：2003-10-27

Applicant: 富士通株式会社

Inventor： 南条亮太 ,  大塚敏志 ,  泽田丰治 ,  助川和雄

IPC: H01L23/525 ,  H01L27/06

CPC classification number: H01L21/76224 ,  H01L23/5258 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，具有：具有主表面的半导体衬底；在所述主表面上方形成的熔丝电路，所述熔丝电路具有熔丝元件，每个所述熔丝元件具有预定断裂点；第一槽隔离区，其在所述半导体衬底的表面层上在所述熔丝电路的下方形成；以及多个伪有源区，其穿过所述第一槽隔离区在除了围绕所述预定断裂点的预定区域以外的区域形成。虽然在熔丝电路中还形成伪结构，但是本发明防止了断裂余量被降低，并且避免了衬底毁坏，同时保证了表面平坦度和线宽的可控制性。

公开(公告)号：CN1467838A

公开(公告)日：2004-01-14

申请号：CN03106338.1

申请日：2003-02-25

Applicant: 富士通株式会社

Inventor： 大塚敏志 ,  福山俊一

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76834 ,  H01L21/76801 ,  H01L21/76811 ,  H01L21/76832 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种具有多层铜线路层的半导体器件及其制造方法。该半导体器件包括一个形成有多个半导体元件的半导体衬底；在该半导体衬底上形成的第一层间绝缘膜，其具有第一布线槽；嵌入该第一布线槽中的第一铜线路；有第二布线槽的第二层间绝缘膜，该第二层间绝缘膜包括一个在上述第一铜线路和所述第一层间绝缘膜上形成的铜扩散防止层，在所述铜扩散防止层上形成一个氧化膜，在该氧化膜上形成一个有机绝缘树脂层；嵌入所述第二布线槽中的第二铜线线路。这样，本发明提供了多层铜线路和有机绝缘树脂层不易分离的半导体器件，并提供了其制造方法。