-
公开(公告)号：CN103094140A
公开(公告)日：2013-05-08
申请号：CN201210433464.2
申请日：2012-11-02
Applicant: 富士电机株式会社
Inventor： 高桥秀明
IPC: H01L21/603
Abstract: 本发明提供缩短组装工时和减轻热过程的半导体器件组装方法和半导体器件组装治具。半导体器件组装方法包括：准备具有半导体元件、安装半导体元件的绝缘基板和装载绝缘基板的金属底板的电路部和收纳电路部的外围壳体的工序；在电路部和外围壳体中的至少一方的粘接面涂敷粘接剂的工序；在形成于外围壳体的端子部和电路部的焊接部位中的至少一方涂敷焊锡的工序；和在托盘部与固定框部之间组合电路部和外围壳体，将托盘部与固定框部相互连接，由此成为在托盘部与固定框部之间将电路部和外围壳体均匀地按压固定的状态，并实施加热处理的工序。通过加热处理，将电路部与外围壳体的粘接、以及端子部与电路部的焊接一并进行来组装半导体器件。
-
公开(公告)号：CN110164823A
公开(公告)日：2019-08-23
申请号：CN201910500748.0
申请日：2013-10-08
Applicant: 富士电机株式会社
Inventor： 高桥秀明
IPC: H01L23/043 , H01L23/047 , H01L23/498 , H01L23/373 , H01L25/07
Abstract: 半导体装置(1)包括安装有半导体元件的绝缘基板(11)、以及收纳绝缘基板(11)的外围壳体(20)。在外围壳体(20)的侧壁(20a、20b)设置有两端被固定的两片端子导体(30-1、30-2)，端子导体(30-1、30-2)上设置有分别向绝缘基板(11)侧突起的连接端子(31-1、31-2)。连接端子(31-1、31-2)与绝缘基板(11)上的导电箔相焊接。在端子导体(30-2)的中央部附近，设置有用于确保相邻端子导体间的距离在一定距离以上的绝缘块(32-1、32-2)。因焊接时的热膨胀而引起的端子导体(30-1)的变形因绝缘块(32-1、32-2)而得以抑制。由此，能够力图实现稳定的焊接，并能够防止连接不良的产生。
-
公开(公告)号：CN103094140B
公开(公告)日：2016-07-06
申请号：CN201210433464.2
申请日：2012-11-02
Applicant: 富士电机株式会社
Inventor： 高桥秀明
IPC: H01L21/603
Abstract: 本发明提供缩短组装工时和减轻热过程的半导体器件组装方法和半导体器件组装治具。半导体器件组装方法包括：准备具有半导体元件、安装半导体元件的绝缘基板和装载绝缘基板的金属底板的电路部和收纳电路部的外围壳体的工序；在电路部和外围壳体中的至少一方的粘接面涂敷粘接剂的工序；在形成于外围壳体的端子部和电路部的焊接部位中的至少一方涂敷焊锡的工序；和在托盘部与固定框部之间组合电路部和外围壳体，将托盘部与固定框部相互连接，由此成为在托盘部与固定框部之间将电路部和外围壳体均匀地按压固定的状态，并实施加热处理的工序。通过加热处理，将电路部与外围壳体的粘接、以及端子部与电路部的焊接一并进行来组装半导体器件。
-
公开(公告)号：CN110164823B
公开(公告)日：2023-08-22
申请号：CN201910500748.0
申请日：2013-10-08
Applicant: 富士电机株式会社
Inventor： 高桥秀明
IPC: H01L23/043 , H01L23/047 , H01L23/498 , H01L23/373 , H01L25/07
Abstract: 半导体装置(1)包括安装有半导体元件的绝缘基板(11)、以及收纳绝缘基板(11)的外围壳体(20)。在外围壳体(20)的侧壁(20a、20b)设置有两端被固定的两片端子导体(30‑1、30‑2)，端子导体(30‑1、30‑2)上设置有分别向绝缘基板(11)侧突起的连接端子(31‑1、31‑2)。连接端子(31‑1、31‑2)与绝缘基板(11)上的导电箔相焊接。在端子导体(30‑2)的中央部附近，设置有用于确保相邻端子导体间的距离在一定距离以上的绝缘块(32‑1、32‑2)。因焊接时的热膨胀而引起的端子导体(30‑1)的变形因绝缘块(32‑1、32‑2)而得以抑制。由此，能够力图实现稳定的焊接，并能够防止连接不良的产生。
-
公开(公告)号：CN103890934B
公开(公告)日：2016-11-30
申请号：CN201280050671.8
申请日：2012-09-12
Applicant: 富士电机株式会社
Abstract: 本发明实现稳定的焊接性，防止连接不良的产生。半导体装置（1）包括绝缘基板（11）和外围壳体（20）。绝缘基板（11）安装有半导体元件（12）。外围壳体（20）收容绝缘基板（11）。外围壳体（20）的侧壁（20a、20b）上设有两端固定的金属制的端子条（30），端子条（30）上设有向绝缘基板（11）一侧突起的端子部（32‑1、32‑2）。端子条（30）的两端上、与绝缘基板（11）相对的面（31a）的相反侧的面（31b）上的、位于外围壳体（20）的侧壁（20a、20b）附近的位置上设有实施了冲压槽加工的冲压槽（33‑1、33‑2）。
-
Patent Agency Ranking
公开(公告)号：CN102637621B
公开(公告)日：2016-05-25
申请号：CN201210031704.6
申请日：2012-02-01
Applicant: 富士电机株式会社
Inventor： 高桥秀明
CPC classification number: H01L21/50 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/743 , H01L24/75 , H01L24/83 , H01L25/0655 , H01L2224/291 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48227 , H01L2224/73265 , H01L2224/743 , H01L2224/75754 , H01L2224/83065 , H01L2924/00014 , H01L2924/16195 , H01L2924/19107 , H01L2924/3511 , H01L2924/00012 , H01L2924/014 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的目的是提供一种用于半导体装置的组装夹具和组装方法，其中在将半导体芯片焊接到封装衬底上的过程中使组装夹具和封装衬底的上表面之间的间隙小于半导体芯片的厚度与焊料厚度之和。在本发明的组装夹具和方法中，当封装衬底(21)在熔化焊料的温度下向上凹入变形时，可通过允许芯片定位件(1)的底面(2a)的一部分由于芯片定位夹具本身的重量而总是与封装衬底(21)的上表面(22)接触来使组装夹具(100)和封装衬底(21)之间的间隙T1比半导体芯片(31)的厚度W1与熔融的焊料(32a)的厚度W2a之和的尺寸T2小。由此，半导体芯片(31)不会从芯片定位件(1)的开口(5)旁边滑出。因此，半导体芯片(31)精确地定位在封装衬底(21)上。
-
公开(公告)号：CN103890934A
公开(公告)日：2014-06-25
申请号：CN201280050671.8
申请日：2012-09-12
Applicant: 富士电机株式会社
CPC classification number: H01L23/49838 , H01L21/4875 , H01L23/057 , H01L23/49811 , H01L25/07 , H01L25/18 , H01L2924/0002 , H05K5/00 , H05K7/06 , H01L2924/00
Abstract: 本发明实现稳定的焊接性，防止连接不良的产生。半导体装置（1）包括绝缘基板（11）和外围壳体（20）。绝缘基板（11）安装有半导体元件（12）。外围壳体（20）收容绝缘基板（11）。外围壳体（20）的侧壁（20a、20b）上设有两端固定的金属制的端子条（30），端子条（30）上设有向绝缘基板（11）一侧突起的端子部（32-1、32-2）。端子条（30）的两端上、与绝缘基板（11）相对的面（31a）的相反侧的面（31b）上的、位于外围壳体（20）的侧壁（20a、20b）附近的位置上设有实施了冲压槽加工的冲压槽（33-1、33-2）。
-
公开(公告)号：CN102637621A
公开(公告)日：2012-08-15
申请号：CN201210031704.6
申请日：2012-02-01
Applicant: 富士电机株式会社
Inventor： 高桥秀明
CPC classification number: H01L21/50 , H01L24/29 , H01L24/32 , H01L24/48 , H01L24/73 , H01L24/743 , H01L24/75 , H01L24/83 , H01L25/0655 , H01L2224/291 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48227 , H01L2224/73265 , H01L2224/743 , H01L2224/75754 , H01L2224/83065 , H01L2924/00014 , H01L2924/16195 , H01L2924/19107 , H01L2924/3511 , H01L2924/00012 , H01L2924/014 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明的目的时提供一种用于半导体装置的组装夹具和组装方法，其中在将半导体芯片焊接到封装衬底上的过程中使组装夹具和封装衬底的上表面之间的间隙小于半导体芯片的厚度与焊料厚度之和。在本发明的组装夹具和方法中，当封装衬底(21)在熔化焊料的温度下向上凹入变形时，可通过允许芯片定位件(1)的底面(2a)的一部分由于芯片定位夹具本身的重量而总是与封装衬底(21)的上表面(22)接触来使组装夹具(100)和封装衬底(21)之间的间隙T1比半导体芯片(31)的厚度W1与熔融的焊料(32a)的厚度W2a之和的尺寸T2小。由此，半导体芯片(31)不会从芯片定位件(1)的开口(5)旁边滑出。因此，半导体芯片(31)精确地定位在封装衬底(21)上。
-
公开(公告)号：CN116344482A
公开(公告)日：2023-06-27
申请号：CN202211333569.0
申请日：2022-10-28
Applicant: 富士电机株式会社
Inventor： 高桥秀明
IPC: H01L23/492 , H01L23/10 , H01L21/48
Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置在通过一次成型对树脂制的螺母盖进行成型并通过二次成型对树脂制的壳体进行成型时能够抑制在壳体中产生空隙。具备：板状的端子(4a)，其具有一个主面和另一个主面，并且具有与半导体芯片电连接的一端；螺母(9a)，其配置于端子(4a)的另一端的一个主面侧；螺母盖(7a)，其设置于端子(4a)的另一端的一个主面侧，覆盖螺母(9a)；以及壳体(1)，其包围半导体芯片的周围，将端子(4a)与螺母盖(7a)一体化，其中，螺母盖(7a)具有从螺母盖(7a)的下部向端子(4a)的一端侧突出的突出部(72a)。
-
公开(公告)号：CN104620379A
公开(公告)日：2015-05-13
申请号：CN201380047421.3
申请日：2013-10-08
Applicant: 富士电机株式会社
Inventor： 高桥秀明
Abstract: 半导体装置(1)包括安装有半导体元件的绝缘基板(11)、以及收纳绝缘基板(11)的外围壳体(20)。在外围壳体(20)的侧壁(20a、20b)设置有两端被固定的两片端子导体(30-1、30-2)，端子导体(30-1、30-2)上设置有分别向绝缘基板(11)侧突起的连接端子(31-1、31-2)。连接端子(31-1、31-2)与绝缘基板(11)上的导电箔相焊接。在端子导体(30-2)的中央部附近，设置有用于确保相邻端子导体间的距离在一定距离以上的绝缘块(32-1、32-2)。因焊接时的热膨胀而引起的端子导体(30-1)的变形因绝缘块(32-1、32-2)而得以抑制。由此，能够力图实现稳定的焊接，并能够防止连接不良的产生。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.025 seconds)
