-
公开(公告)号：CN110828418B
公开(公告)日：2024-11-29
申请号：CN201910584374.5
申请日：2019-07-01
Applicant: 富士电机株式会社
IPC: H01L23/522 , H01L21/66 , H01L23/544
Abstract: 本发明提供一种模拟元件以及检查电阻元件不良的方法，其中模拟元件对电阻元件的不良进行模拟，能够提高纵型的电阻元件的安装后的筛选试验的不良检测精度。模拟元件具备：半导体基板；下层绝缘膜，其设置在半导体基板上；第一电阻层，其设置在下层绝缘膜上；层间绝缘膜，其覆盖第一电阻层；第一焊盘形成电极，其以与第一电阻层连接的方式配置在层间绝缘膜上，具有与半导体基板进行肖特基接触的延长部；中继布线，其与第一电阻层连接，且与半导体基板进行欧姆连接；以及相向电极，其设置在半导体基板下，其中，所述模拟元件用于对作为与成为检查对象的电阻元件对应的构造而包含的、第一焊盘形成电极正下方的下层绝缘膜及层间绝缘膜的不良进行模拟。
-
公开(公告)号：CN105590922A
公开(公告)日：2016-05-18
申请号：CN201510662021.4
申请日：2015-10-14
Applicant: 富士电机株式会社
CPC classification number: H01L29/808 , H01L27/085 , H02M3/33523
Abstract: 半导体装置包括：第一导电型第一主电极区；与第一主电极区接触的第一导电型漂移区；与漂移区接触的第一导电型第二主电极区；第二导电型阱区，设置在漂移区的表层部的一部分，并且基准电位施加到所述第二导电型阱区；以及第一导电性电位提取区，设置在阱区的表层部，并且基准电位施加到第一导电型电位提取区，其中，阱区用作对在电位提取区与漂移区之间流动的电流进行控制的基极区。因此，能够提供一种新型半导体装置，其能够抑制芯片尺寸的增大的同时具有高可靠性。
-
公开(公告)号：CN105590922B
公开(公告)日：2019-07-19
申请号：CN201510662021.4
申请日：2015-10-14
Applicant: 富士电机株式会社
CPC classification number: H01L29/808 , H01L27/085 , H02M3/33523
Abstract: 半导体装置包括：第一导电型第一主电极区；与第一主电极区接触的第一导电型漂移区；与漂移区接触的第一导电型第二主电极区；第二导电型阱区，设置在漂移区的表层部的一部分，并且基准电位施加到所述第二导电型阱区；以及第一导电性电位提取区，设置在阱区的表层部，并且基准电位施加到第一导电型电位提取区，其中，阱区用作对在电位提取区与漂移区之间流动的电流进行控制的基极区。因此，能够提供一种新型半导体装置，其能够抑制芯片尺寸的增大的同时具有高可靠性。
-
公开(公告)号：CN109920789B
公开(公告)日：2024-12-31
申请号：CN201811293060.1
申请日：2018-11-01
Applicant: 富士电机株式会社
IPC: H01L27/04 , H01L21/822
Abstract: 提供一种能够使芯片尺寸缩小、能够减少接合线的根数的电阻元件及其制造方法。具备：半导体衬底；第一绝缘膜，其设置于半导体衬底上；电阻层，其设置于第一绝缘膜上；第二绝缘膜，其设置为覆盖第一绝缘膜和电阻层；第一电极，其设置于第二绝缘膜上，与电阻层电连接；中继布线，其设置于第二绝缘膜上且与第一电极相分离，具有与电阻层电连接的电阻层连接端子以及与半导体衬底欧姆连接的衬底连接端子；以及第二电极，其设置于半导体衬底下，其中，第一电极与第二电极之间为电阻体。
-
公开(公告)号：CN110797326B
公开(公告)日：2024-09-24
申请号：CN201910584376.4
申请日：2019-07-01
Applicant: 富士电机株式会社
Abstract: 本发明提供一种电阻元件及其制造方法。该电阻元件能够防止电极与电阻层之间的短路。电阻元件包括：半导体基板(1)；第1绝缘膜(2)，其设于半导体基板上；电阻层(3a)，其选择性地设于第1绝缘膜上；第1辅助膜(3b)，其自电阻层分开；第2辅助膜(3c)，其在与第1辅助膜不同的方向上自电阻层分开；第2绝缘膜(4)，其以覆盖电阻层和所述第1辅助膜及所述第2辅助膜的方式设于第1绝缘膜上；第1电极(5a)，其与电阻层连接，配置于第2绝缘膜的位于第1辅助膜的上方的部分上；以及第2电极(5b)，其与第1电极分开地与电阻层连接，配置于第2绝缘膜的位于第2辅助膜的上方的部分上。
-
Patent Agency Ranking
公开(公告)号：CN109119418B
公开(公告)日：2023-10-20
申请号：CN201810410764.6
申请日：2018-05-02
Applicant: 富士电机株式会社
IPC: H01L27/04 , G01R31/26 , H01L21/822
Abstract: 提供一种不需要设置附加电路、并且不另外设置栅极筛查端子就能够进行栅极筛查试验的半导体集成装置及其栅极筛查试验方法。具备：栅极驱动部(12)，其对电压控制型半导体元件(Q2)的栅极进行驱动；以及调节器(13)，其向该栅极驱动部提供栅极驱动电压，具备外部连接端子(tc)，在栅极筛查试验时，能够对该外部连接端子(tc)施加针对所述电压控制型半导体元件的栅极筛查用电压。
-
公开(公告)号：CN109920789A
公开(公告)日：2019-06-21
申请号：CN201811293060.1
申请日：2018-11-01
Applicant: 富士电机株式会社
IPC: H01L27/04 , H01L21/822
Abstract: 提供一种能够使芯片尺寸缩小、能够减少接合线的根数的电阻元件及其制造方法。具备：半导体衬底；第一绝缘膜，其设置于半导体衬底上；电阻层，其设置于第一绝缘膜上；第二绝缘膜，其设置为覆盖第一绝缘膜和电阻层；第一电极，其设置于第二绝缘膜上，与电阻层电连接；中继布线，其设置于第二绝缘膜上且与第一电极相分离，具有与电阻层电连接的电阻层连接端子以及与半导体衬底欧姆连接的衬底连接端子；以及第二电极，其设置于半导体衬底下，其中，第一电极与第二电极之间为电阻体。
-
公开(公告)号：CN110828418A
公开(公告)日：2020-02-21
申请号：CN201910584374.5
申请日：2019-07-01
Applicant: 富士电机株式会社
IPC: H01L23/522 , H01L21/66 , H01L23/544
Abstract: 本发明提供一种模拟元件以及检查电阻元件不良的方法，其中模拟元件对电阻元件的不良进行模拟，能够提高纵型的电阻元件的安装后的筛选试验的不良检测精度。模拟元件具备：半导体基板；下层绝缘膜，其设置在半导体基板上；第一电阻层，其设置在下层绝缘膜上；层间绝缘膜，其覆盖第一电阻层；第一焊盘形成电极，其以与第一电阻层连接的方式配置在层间绝缘膜上，具有与半导体基板进行肖特基接触的延长部；中继布线，其与第一电阻层连接，且与半导体基板进行欧姆连接；以及相向电极，其设置在半导体基板下，其中，所述模拟元件用于对作为与成为检查对象的电阻元件对应的构造而包含的、第一焊盘形成电极正下方的下层绝缘膜及层间绝缘膜的不良进行模拟。
-
公开(公告)号：CN110797326A
公开(公告)日：2020-02-14
申请号：CN201910584376.4
申请日：2019-07-01
Applicant: 富士电机株式会社
Abstract: 本发明提供一种电阻元件及其制造方法。该电阻元件能够防止电极与电阻层之间的短路。电阻元件包括：半导体基板(1)；第1绝缘膜(2)，其设于半导体基板上；电阻层(3a)，其选择性地设于第1绝缘膜上；第1辅助膜(3b)，其自电阻层分开；第2辅助膜(3c)，其在与第1辅助膜不同的方向上自电阻层分开；第2绝缘膜(4)，其以覆盖电阻层和所述第1辅助膜及所述第2辅助膜的方式设于第1绝缘膜上；第1电极(5a)，其与电阻层连接，配置于第2绝缘膜的位于第1辅助膜的上方的部分上；以及第2电极(5b)，其与第1电极分开地与电阻层连接，配置于第2绝缘膜的位于第2辅助膜的上方的部分上。
-
公开(公告)号：CN109119418A
公开(公告)日：2019-01-01
申请号：CN201810410764.6
申请日：2018-05-02
Applicant: 富士电机株式会社
IPC: H01L27/04 , G01R31/26 , H01L21/822
CPC classification number: G01R31/2621 , G01R31/2884 , G05F1/59 , H03K17/6871 , H01L21/822 , G01R31/2601 , H01L27/04
Abstract: 提供一种不需要设置附加电路、并且不另外设置栅极筛查端子就能够进行栅极筛查试验的半导体集成装置及其栅极筛查试验方法。具备：栅极驱动部(12)，其对电压控制型半导体元件(Q2)的栅极进行驱动；以及调节器(13)，其向该栅极驱动部提供栅极驱动电压，具备外部连接端子(tc)，在栅极筛查试验时，能够对该外部连接端子(tc)施加针对所述电压控制型半导体元件的栅极筛查用电压。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
