公开(公告)号：CN103890908B

公开(公告)日：2016-08-24

申请号：CN201280051546.9

申请日：2012-10-16

Applicant: 富士电机株式会社

Inventor： 中嶋经宏

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/76254 ,  H01L21/187 ,  H01L21/6836 ,  H01L21/78 ,  H01L21/7806 ,  H01L21/84 ,  H01L29/66333

Abstract: 本发明提供一种从投入晶片制造工艺时就能够使用Si薄晶片而不会产生实质的晶片断裂、并能够容易地进行Si薄晶片与支承基板的剥离、从而降低晶片成本的固相键合晶片的支承基板的剥离方法以及半导体装置的制造方法。在从包括Si晶片和与该Si晶片的背面固相键合的支承基板的固相键合晶片上剥离所述支承基板的方法中，本发明的剥离支承基板的方法至少包括：断裂层形成工序，在该断裂层形成工序中，使聚光点对准所述Si晶片与所述支承基板的固相键合界面，并照射出使用了具有可透过Si晶片的波长的激光，从而在所述固相键合界面的外周部的至少一部分上形成断裂层；剥离所述断裂层的断裂层剥离工序；以及剥离所述固相键合界面的键合界面剥离工序。

公开(公告)号：CN104170092A

公开(公告)日：2014-11-26

申请号：CN201380012494.9

申请日：2013-05-15

Applicant: 富士电机株式会社

Inventor： 中嶋经宏

IPC: H01L29/78 ,  H01L21/76 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7393 ,  H01L23/49866 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/45 ,  H01L29/739 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置。p型薄层(34)沿着从n-半导体基板(37)的背面到达p型分离层(33)的底部的V字槽(31)的侧壁面设置，将p型集电极层(35)和p型分离层(33)连结。集电极(36)与p型集电极层(35)的表面以及p型薄层(34)的表面相接触。集电极(36)由自n-半导体基板(37)一侧起依次层叠Al-Si膜(42)、阻挡层(43)、Ni类金属膜(44)、以及Au类金属膜(45)而成。与p型集电极层(35)表面相接的Al-Si膜(42)的厚度是1.1μm～3.0μm范围内的厚度。与p型薄层(34)相接的Al-Si膜(42)的厚度是0.55μm～1.5μm范围内的厚度。由此，能提供一种不会因Al尖锲引起漏电流上升、并能恰当且容易地进行含锡焊接的反向阻止型半导体装置。

公开(公告)号：CN104981889B

公开(公告)日：2017-03-08

申请号：CN201480007989.7

申请日：2014-03-14

Applicant: 富士电机株式会社

Inventor： 立冈正明 ,  中嶋经宏

IPC: H01L21/02 ,  H01L21/683 ,  H01L21/304

CPC classification number: H01L21/6835 ,  B32B7/12 ,  B32B9/04 ,  B32B37/144 ,  B32B37/18 ,  B32B38/10 ,  B32B2255/20 ,  B32B2307/202 ,  B32B2313/00 ,  B32B2315/00 ,  B32B2457/14 ,  H01L2221/68327 ,  H01L2221/68381 ,  Y10T156/1111

Abstract: 本发明提供一种利用能应用于1000℃左右的高温工艺的将支承基板与半导体晶片相粘接的方法的半导体器件的制造方法。该半导体器件的制造方法，包括如下工序：背面接合工序，在该背面接合工序中，将支承基板隔着陶瓷粘接剂层以及掩模与半导体晶片的背面相接合，以形成接合体；功能结构形成工序，在该功能结构形成工序中，在所述半导体晶片的正面形成功能结构；剥离工序，在该剥离工序中，去除所述陶瓷粘接剂层及所述掩模，将所述支承基板从所述半导体晶片剥离；以及背面处理工序，在该背面处理工序中，对所述半导体晶片的背面进行背面处理。

公开(公告)号：CN104981889A

公开(公告)日：2015-10-14

申请号：CN201480007989.7

申请日：2014-03-14

Applicant: 富士电机株式会社

Inventor： 立冈正明 ,  中嶋经宏

IPC: H01L21/02 ,  H01L21/683 ,  H01L21/304

CPC classification number: H01L21/6835 ,  B32B7/12 ,  B32B9/04 ,  B32B37/144 ,  B32B37/18 ,  B32B38/10 ,  B32B2255/20 ,  B32B2307/202 ,  B32B2313/00 ,  B32B2315/00 ,  B32B2457/14 ,  H01L2221/68327 ,  H01L2221/68381 ,  Y10T156/1111

Abstract: 本发明提供一种利用能应用于1000℃左右的高温工艺的将支承基板与半导体晶片相粘接的方法的半导体器件的制造方法。该半导体器件的制造方法，包括如下工序：背面接合工序，在该背面接合工序中，将支承基板隔着陶瓷粘接剂层以及掩模与半导体晶片的背面相接合，以形成接合体；功能结构形成工序，在该功能结构形成工序中，在所述半导体晶片的正面形成功能结构；剥离工序，在该剥离工序中，去除所述陶瓷粘接剂层及所述掩模，将所述支承基板从所述半导体晶片剥离；以及背面处理工序，在该背面处理工序中，对所述半导体晶片的背面进行背面处理。

公开(公告)号：CN103890908A

公开(公告)日：2014-06-25

申请号：CN201280051546.9

申请日：2012-10-16

Applicant: 富士电机株式会社

Inventor： 中嶋经宏

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/76254 ,  H01L21/187 ,  H01L21/6836 ,  H01L21/78 ,  H01L21/7806 ,  H01L21/84 ,  H01L29/66333

Abstract: 本发明提供一种从投入晶片制造工艺时就能够使用Si薄晶片而不会产生实质的晶片断裂、并能够容易地进行Si薄晶片与支承基板的剥离、从而降低晶片成本的固相键合晶片的支承基板的剥离方法以及半导体装置的制造方法。在从包括Si晶片和与该Si晶片的背面固相键合的支承基板的固相键合晶片上剥离所述支承基板的方法中，本发明的剥离支承基板的方法至少包括：断裂层形成工序，在该断裂层形成工序中，使聚光点对准所述Si晶片与所述支承基板的固相键合界面，并照射出使用了具有可透过Si晶片的波长的激光，从而在所述固相键合界面的外周部的至少一部分上形成断裂层；剥离所述断裂层的断裂层剥离工序；以及剥离所述固相键合界面的键合界面剥离工序。

公开(公告)号：CN104170092B

公开(公告)日：2017-03-08

申请号：CN201380012494.9

申请日：2013-05-15

Applicant: 富士电机株式会社

Inventor： 中嶋经宏

IPC: H01L29/78 ,  H01L21/76 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7393 ,  H01L23/49866 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/45 ,  H01L29/739 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置。p型薄层(34)沿着从n-半导体基板(37)的背面到达p型分离层电极层(35)和p型分离层(33)连结。集电极(36)与p型集电极层(35)的表面以及p型薄层(34)的表面相接触。集电极(36)由自n-半导体基板(37)一侧起依次层叠Al-Si膜(42)、阻挡层(43)、Ni类金属膜(44)、以及Au类金属膜(45)而成。与p型集电极层(35)表面相接的Al-Si膜(42)的厚度是1.1μm～3.0μm范围内的厚度。与p型薄层(34)相接的Al-Si膜(42)的厚度是0.55μm～1.5μm范围内的厚度。由此，能提供一种不会因Al尖锲引起漏电流上升、并能恰当且容易地进行含锡焊接的反向阻止型半导体装置。(33)的底部的V字槽(31)的侧壁面设置，将p型集

公开(公告)号：CN105765698A

公开(公告)日：2016-07-13

申请号：CN201480061687.8

申请日：2014-11-12

Applicant: 富士电机株式会社

Inventor： 大濑直之 ,  今井文一 ,  中嶋经宏 ,  福田宪司 ,  原田信介 ,  岡本光央

IPC: H01L21/28 ,  H01L21/265 ,  H01L21/329 ,  H01L29/47 ,  H01L29/872

Abstract: 在n型SiC基板(1)的背面形成欧姆电极(8)时，通过离子注入在n型外延基板的背面的表面层形成n+型半导体区(7)。在该离子注入中，以30keV以上且150keV以下的范围的加速能量注入n型杂质，以使n+型半导体区(7)的杂质浓度成为1×1019/cm3以上且8×1020/cm3以下，优选成为4×1020/cm3以下，且使n+型半导体区(7)的厚度成为200nm以下的程度。然后，在n+型半导体区(7)的表面依次形成镍层和钛层，并通过热处理对镍层进行硅化而形成由硅化镍构成的欧姆电极(8)。据此，能够抑制背面电极剥离，并能够形成具有良好的特性的背面电极。