公开(公告)号：CN117894346A

公开(公告)日：2024-04-16

申请号：CN202410064956.1

申请日：2024-01-17

Applicant: 安徽大学

Inventor： 赵强 ,  彭雨婷 ,  刘天翔 ,  徐秋虹 ,  彭太锌 ,  郝礼才 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G11C7/10 ,  B64D47/00

Abstract: 本申请涉及一种双节点容忍的抗辐射锁存器电路、存储器和航空器，其中，该双节点容忍的抗辐射锁存器电路包括：存储模块；存储模块包括八个NMOS管和八个PMOS管。其中，第三存储节点通过第一NMOS管、第三NMOS管包围形成N极性加固结构，第四存储节点通过第二NMOS管、第四NMOS管形成N极性加固结构，减少了非敏感节点的数目；同时，第五存储节点通过第一PMOS管、第七PMOS管包围形成P极性加固结构，第六存储节点通过第二NMOS管、第八NMOS管包围形成P极性加固结构，也同样减少了非敏感节点的数目。因此，本发明提供的抗辐射锁存器电路具有双节点容忍能力，在一定程度上能够抵抗宇宙辐射环境影响，解决了现有航空器中的存储电路容易受到宇宙辐射环境影响的问题。

公开(公告)号：CN118138013A

公开(公告)日：2024-06-04

申请号：CN202410249381.0

申请日：2024-03-05

Applicant: 安徽大学

Inventor： 赵强 ,  王号 ,  田浪 ,  张升钺 ,  黄浩杰 ,  刘天翔 ,  徐秋虹 ,  郝礼才 ,  吴秀龙 ,  彭春雨 ,  蔺智挺

IPC: H03K3/013 ,  H03K3/356

Abstract: 本发明属于集成电路器领域，具体涉及一种源隔离与极性加固的抗双节点翻转自恢复的锁存器、模块及芯片。该锁存器包括锁存电路、反相电路和传输电路部分。反相电路用于生成时钟信号CLK的反相信号NCK及存储数据D的反相值DN。传输电路用于根据时钟信号调整锁存器的工作模式，并向存储节点输入数据。其中，锁存电路由9个PMOS晶体管P1～P9和9个NMOS晶体管N1～N9构成。形成6个存储节点：S0～S5；其中，S0、S3均被NMOS晶体管包围，形成极性加固；P1、P5和P9，P2和P6，P3和P7，P4和P8形成源隔离加固。该方案解决了现有的锁存器难以在抗节点翻转能力、功耗、面积开销、延迟指标达到较佳匹配的问题。