公开(公告)号：CN116992499A

公开(公告)日：2023-11-03

申请号：CN202311006566.0

申请日：2023-08-11

Applicant: 安徽大学

Inventor： 张慧珊 ,  闫子豪 ,  吴新雅 ,  王均宜 ,  张安琪 ,  李相辉 ,  贺建伟 ,  徐凯 ,  关宇欣 ,  董泓宇 ,  姚亮 ,  郭小辉 ,  李迎松

IPC: G06F21/73 ,  G06F21/75 ,  H04L9/32

Abstract: 本发明涉及一种基于FPGA的轻量级M_SR PUF电路，包括第一M_NAND延时门、第二M_NAND延时门、第一锁存器和第二锁存器，第一锁存器的输出端分别与第一M_NAND延时门的第一信号输入端、第二M_NAND延时门的第一信号输入端相连，第一M_NAND延时门的输出端分别与第二M_NAND延时门的第二信号输入端、第二锁存器的输入端相连，第二M_NAND延时门的输出端与第一M_NAND延时门的第二信号输入端相连，第二锁存器的输出端输出RES信号。本发明还公开了一种基于FPGA的轻量级M_SR PUF电路的评估系统。本发明中的MUX单元结构一致且位置固定，保证了延迟单元的公平性；达到了可观的输出响应质量指标，例如唯一性和稳定性；所提出的PUF电路面积消耗低，是目前轻量级物联网认证系统的良好候选者。