一种图形化衬底、其制备方法及具有其的LED

    公开(公告)号:CN113851565A

    公开(公告)日:2021-12-28

    申请号:CN202111295833.1

    申请日:2021-11-03

    摘要: 本发明揭示了一种图形化衬底、其制备方法及具有其的LED。所述制备方法包括步骤S1:提供一衬底;步骤S2:于衬底上进行第一次蚀刻,得到具有第一图案的凸起的第一图形化衬底;步骤S3:于第一图形化衬底的第一图案间C面相邻图形间底座间隙进行第二次蚀刻,得到具有第二图案的凹坑,形成具有第一图案及第二图案的第二图形化衬底。本发明二次蚀刻的倒图形化凹坑可以增加外延层在C面(相邻图形间底座间隙)上生长时间,应力得到释放,且倒图形化凹坑侧壁是非极性面,降低位错密度,提高其上生长外延层晶格质量;并且,还能增加光反射,提升出光率,从而提升外量子效率。

    一种半导体发光元件的外延结构及制备方法

    公开(公告)号:CN117613163A

    公开(公告)日:2024-02-27

    申请号:CN202410090520.X

    申请日:2024-01-23

    摘要: 本申请涉及半导体技术领域,尤其涉及一种半导体发光元件的外延结构及制备方法,该外延结构包括多量子阱层;沉积在多量子阱层上的空穴提供层;空穴提供层包括由下至上依次沉积的第一电子阻挡层、第一SiC层、LTpGaN层、第二电子阻挡层、第二SiC层及HTpGaN层;其中,第一电子阻挡层及第二电子阻挡层的材料为AlN和AlGaN中的一种或者两种;LTpGaN层及HTpGaN层的材料为掺杂有镁Mg元素的GaN和掺杂有镁Mg元素的AlGaN中的一种或者两种。该外延结构可以形成低势垒层,以起到聚集空穴的作用,同时,由于该外延结构为无In结构,不会影响出光效率,可以提升发光元件的亮度。

    一种半导体发光元件的外延结构及制备方法

    公开(公告)号:CN117438514A

    公开(公告)日:2024-01-23

    申请号:CN202311756568.1

    申请日:2023-12-20

    IPC分类号: H01L33/12 H01L33/04 H01L33/00

    摘要: 本申请涉及半导体技术领域,尤其涉及一种半导体发光元件的外延结构及制备方法,该外延结构包括应力释放层,以及沉积在应力释放层上的多量子阱层;应力释放层包括由下至上依次沉积的第一SiC层、LTGaN层、第二SiC层、第一InGaN/GaN超晶格层、第三SiC层及第二InGaN/GaN超晶格层;第一SiC层、第二SiC层及第三SiC层用于释放应力,还用于聚集电子,以及向多量子阱层注入电子。本申请提供的外延结构在量子阱之前引入了SiC层,可以均匀且彻底地释放应力,并且可以有效聚集电子,提升电子的注入效率,进而提升LED器件亮度。

    一种LED外延结构及其制备方法

    公开(公告)号:CN114551663B

    公开(公告)日:2023-05-26

    申请号:CN202210166545.4

    申请日:2022-02-23

    摘要: 本申请提供了一种LED外延结构及其制备方法。LED外延结构包括:3D层、UGaN层、多量子阱层MQW和电子阻挡层EBL,所述多量子阱层MQW包括界面过渡层;其中,在所述3D层和所述UGaN层之间设置有第一BN结构层,在所述界面过渡层中设置有第一BGaN结构层,在所述电子阻挡层EBL中设置有第二BN结构层或者第二BGaN结构层。本申请通过在LED外延结构中插入BN结构层和BGaN结构层,利用其原子间作用力小、禁带宽度大的特点,可以有效的降低位错密度、释放应力,提升晶格质量;提高电子阻挡率和电子利用率,从而提升LED的发光效率。

    一种LED外延结构及其制备方法和应用

    公开(公告)号:CN114203870B

    公开(公告)日:2023-03-31

    申请号:CN202111520260.8

    申请日:2021-12-13

    摘要: 本申请示出一种LED外延结构及其制备方法和应用。LED外延结构包括:第一多量子阱发光层和第二多量子阱发光层;其中,第一多量子阱发光层的第一shoes层厚度设置为5埃至20埃;第一well层厚度设置为25埃至40埃,In组分设置为0%至3%;第一cap层厚度设置为5埃至20埃;第一Barrier层厚度设置为50至150埃,Si掺杂浓度设置为1e17至1e18,Al组分设置为10至20%;第二多量子阱发光层的第二shoes层厚度设置为5埃至20埃;第二well层厚度设置为25埃至40埃,In组分设置为4%至6%;第二cap层厚度设置为5埃至20埃;第二Barrier层厚度设置为50埃至150埃,Si掺杂浓度设置为1e17至1e18,Al组分设置为10%至20%。本申请示出的技术方案,能够解决365nm~375nm波段LED会发黄光的问题。

    一种LED外延结构及其制备方法
    9.
    发明公开

    公开(公告)号:CN114551663A

    公开(公告)日:2022-05-27

    申请号:CN202210166545.4

    申请日:2022-02-23

    摘要: 本申请提供了一种LED外延结构及其制备方法。LED外延结构包括:3D层、UGaN层、多量子阱层MQW和电子阻挡层EBL,所述多量子阱层MQW包括界面过渡层;其中,在所述3D层和所述UGaN层之间设置有第一BN结构层,在所述界面过渡层中设置有第一BGaN结构层,在所述电子阻挡层EBL中设置有第二BN结构层或者第二BGaN结构层。本申请通过在LED外延结构中插入BN结构层和BGaN结构层,利用其原子间作用力小、禁带宽度大的特点,可以有效的降低位错密度、释放应力,提升晶格质量;提高电子阻挡率和电子利用率,从而提升LED的发光效率。

    一种用于EL测试系统的稳定且无损的外延片电性能测试装置及方法

    公开(公告)号:CN117783803A

    公开(公告)日:2024-03-29

    申请号:CN202311809846.5

    申请日:2023-12-27

    IPC分类号: G01R31/26 G01R1/02 G01R1/04

    摘要: 本发明公开了一种用于EL测试系统的稳定且无损的外延片电性能测试装置及方法,包括电流源、与电流源连接的P极测试探针和N极测试电极;P极测试探针为可伸缩式P极测试探针,包括壳体,壳体内安装有导电弹簧,弹簧一端固定在壳体顶端并通过导线连接电流源,另一端连接P极测试电极,P极测试电极通过马达控制移动直接接触待测外延片表面;N极测试电极为柔性导电材质制成的环形N极测试电极,环形N极测试电极包覆在外延片侧壁裸露的N层上并通过导线连接电流源。通过装置进行测试的EL结果稳定、可靠,经过验证可作为判定外延片性能的标准,可以取消快测流程,缩短在制周期,避免异常发现不及时,并可准确赋以每片外延片电性等级。