半导体集成电路及耐压试验方法

    公开(公告)号:CN111599794A

    公开(公告)日:2020-08-28

    申请号:CN202010101638.X

    申请日:2020-02-19

    Abstract: 本发明实现具备适于层间绝缘膜的耐压检查的构造的半导体集成电路。电压施加区域(13)与电压施加用焊盘(11)通过将密封圈(14)与中继区域利用通孔(16)进行连接,从而形成相互绝缘的、分别不同的耐压测定用布线,上述分别不同的耐压测定用布线通过向电压施加区域(13)与电压施加用焊盘(11)之间施加电压,从而能够向设置于相互邻接的布线层且绝缘的密封圈(14)间施加电压。

    驱动电路
    2.
    发明公开

    公开(公告)号:CN1885377A

    公开(公告)日:2006-12-27

    申请号:CN200610093298.0

    申请日:2006-06-23

    Inventor: 石田达也

    CPC classification number: G09G3/2081 G09G3/22 G09G2310/0275 G09G2330/028

    Abstract: 本发明提供一种驱动电路,输出驱动波形以根据灰阶信息来驱动显示元件,其中,通过多阶电压振幅调制和脉冲宽度调制来控制上述驱动波形,上述脉冲宽度调制可对上述多阶电压振幅调制的每一电压振幅进行设定。具有输出控制部,在对任意的灰阶信息进行调制时,锁存表示与要输出的最大的电压振幅对应的脉冲宽度的信号,对上述最大的电压振幅进行脉冲宽度控制,而且,对小于上述最大的电压振幅的电压振幅输出最大脉冲宽度,从而对上述驱动波形进行控制。由此,能够实现这样一种电路规模较小的驱动电路,即,驱动由呈矩阵状排列的发光元件构成的显示装置,生成被进行了电压振幅调制(AM)控制和脉冲宽度调制(PWM)控制的驱动信号的驱动电路。

    驱动电路
    3.
    发明授权

    公开(公告)号:CN100466037C

    公开(公告)日:2009-03-04

    申请号:CN200610093298.0

    申请日:2006-06-23

    Inventor: 石田达也

    CPC classification number: G09G3/2081 G09G3/22 G09G2310/0275 G09G2330/028

    Abstract: 本发明提供一种驱动电路,输出驱动波形以根据灰阶信息来驱动显示元件,其中,通过多阶电压振幅调制和脉冲宽度调制来控制上述驱动波形,上述脉冲宽度调制可对上述多阶电压振幅调制的每一电压振幅进行设定。具有输出控制部,在对任意的灰阶信息进行调制时,锁存表示与要输出的最大的电压振幅对应的脉冲宽度的信号,对上述最大的电压振幅进行脉冲宽度控制,而且,对小于上述最大的电压振幅的电压振幅输出最大脉冲宽度,从而对上述驱动波形进行控制。由此,能够实现这样一种电路规模较小的驱动电路,即,驱动由呈矩阵状排列的发光元件构成的显示装置,生成被进行了电压振幅调制(AM)控制和脉冲宽度调制(PWM)控制的驱动信号的驱动电路。

Patent Agency Ranking