半导体集成电路及耐压试验方法

    公开(公告)号:CN111599794A

    公开(公告)日:2020-08-28

    申请号:CN202010101638.X

    申请日:2020-02-19

    Abstract: 本发明实现具备适于层间绝缘膜的耐压检查的构造的半导体集成电路。电压施加区域(13)与电压施加用焊盘(11)通过将密封圈(14)与中继区域利用通孔(16)进行连接,从而形成相互绝缘的、分别不同的耐压测定用布线,上述分别不同的耐压测定用布线通过向电压施加区域(13)与电压施加用焊盘(11)之间施加电压,从而能够向设置于相互邻接的布线层且绝缘的密封圈(14)间施加电压。

Patent Agency Ranking