-
公开(公告)号：CN114792084A
公开(公告)日：2022-07-26
申请号：CN202110106298.4
申请日：2021-01-26
申请人： 复旦大学
IPC分类号： G06F30/398 , G06F30/27 , G06N3/00 , G06N7/00 , G06F111/08 , G06F119/02
摘要： 本发明属于集成电路技术领域，涉及一种针对大规模SRAM阵列电路后仿真的高效良率分析方法。本发明利用小规模SRAM阵列电路和大规模SRAM阵列电路的相关性，将小规模SRAM电路作为低置信度源，大规模SRAM电路作为高置信度源，对小规模和大规模SRAM电路的性能关于工艺参数构造多置信度高斯过程模型；采用自适应迭代的策略，以小规模SRAM电路的最优偏移向量作为起始点，迭代地搜索和更新大规模SRAM电路的最优偏移向量，并迭代地构造及更新多置信度高斯过程模型，提出通过求解一个多模态优化问题，得到小规模SRAM电路最优偏移向量附近的失效边界，将其加入大规模SRAM电路的初始建模中，进一步提高算法的收敛速度。该方法能大幅减少大规模SRAM阵列后仿真良率分析所需仿真次数。
-
公开(公告)号：CN110610009A
公开(公告)日：2019-12-24
申请号：CN201810614800.0
申请日：2018-06-14
申请人： 复旦大学
摘要： 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高维SRAM电路性能分布的贝叶斯模型；最后，使用低维SRAM电路的先验知识，可极大地加速高维SRAM电路性能分布的拟合，大幅减小高维SRAM电路仿真次数，获得符合精度要求的SRAM失效率。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法，可实现6-7倍加速比。
-
公开(公告)号：CN107798150B
公开(公告)日：2021-07-23
申请号：CN201610783579.2
申请日：2016-08-31
申请人： 复旦大学
IPC分类号： G06F30/392
摘要： 本发明属集成电路半导体制造技术领域，涉及化学机械抛光工艺哑元填充方法。本发明方法为一种统一的、不进行模型近似的哑元填充方法，应用序列二次规划方法对哑元填充问题进行直接求解，可获得高质量的哑元填充结果。本发明在具体实现中提出了一种在确定哑元位置前估算交叠面积的方法，用于提高优化效率。本方法能够在可以承受的运行时间下，对复杂的哑元填充目标作优化，得到质量较高的哑元填充方案，且能良好地通过并行计算进行加速，应用于解决大规模版图哑元填充问题。
-
公开(公告)号：CN104978447B
公开(公告)日：2018-10-26
申请号：CN201410146475.1
申请日：2014-04-14
申请人： 复旦大学
IPC分类号： G06F17/50
摘要： 本方法属于集成电路领域，涉及一种晶体管精确近似表格查找模型的建模和估值方法。通过建立非线性电路中晶体管的非均匀网格表格模型，借助简单的哈希映射和辅助的查找表实现仿真过程中待估点的快速查找及其对应物理参数的估值。该方法继承了基于树状模型近似方法自适应划分的优势，解决了当前基于树状结构的非均匀网格模型中单元查找速度慢的问题。通过在非均匀网格上进行三次Hermite样条插值保证表格模型计算的连续性和平滑性，克服了现有技术中导数不连续导致收敛困难的问题，该方法可显著加速仿真过程中晶体管模型计算过程，以可接受的内存需求有效缩短电路仿真中瞬态分析的时间并获得较高的精度。
-
公开(公告)号：CN107798150A
公开(公告)日：2018-03-13
申请号：CN201610783579.2
申请日：2016-08-31
申请人： 复旦大学
IPC分类号： G06F17/50
CPC分类号： G06F17/5072
摘要： 本发明属集成电路半导体制造技术领域，涉及化学机械抛光工艺哑元填充方法。本发明方法为一种统一的、不进行模型近似的哑元填充方法，应用序列二次规划方法对哑元填充问题进行直接求解，可获得高质量的哑元填充结果。本发明在具体实现中提出了一种在确定哑元位置前估算交叠面积的方法，用于提高优化效率。本方法能够在可以承受的运行时间下，对复杂的哑元填充目标作优化，得到质量较高的哑元填充方案，且能良好地通过并行计算进行加速，应用于解决大规模版图哑元填充问题。
-
公开(公告)号：CN105868427A
公开(公告)日：2016-08-17
申请号：CN201510028575.9
申请日：2015-01-20
申请人： 复旦大学
IPC分类号： G06F17/50
摘要： 本发明属半导体可制造性设计领域，具体涉及考虑深亚微米工艺扰动的SRAM快速失效概率仿真计算方法。本方法中，通过在参数空间内进行椭球体变换，并采用自适应网格划分和滑动窗口方法，该方法能大幅减小采样量，获得符合精度要求的SRAM失效概率以及参数空间的失效边界信息。本发明采用精确的SPICE仿真，不依赖经验和半经验的模型；且仿真过程精度高、仿真次数少，能达到快速计算的目的；本发明方法不仅得到SRAM失效概率而且得到参数空间失效边界分布，有利于电路的优化设计。
-
公开(公告)号：CN105868427B
公开(公告)日：2019-12-20
申请号：CN201510028575.9
申请日：2015-01-20
申请人： 复旦大学
IPC分类号： G06F17/50
摘要： 本发明属半导体可制造性设计领域，具体涉及考虑深亚微米工艺扰动的SRAM快速失效概率仿真计算方法。本方法中，通过在参数空间内进行椭球体变换，并采用自适应网格划分和滑动窗口方法，该方法能大幅减小采样量，获得符合精度要求的SRAM失效概率以及参数空间的失效边界信息。本发明采用精确的SPICE仿真，不依赖经验和半经验的模型；且仿真过程精度高、仿真次数少，能达到快速计算的目的；本发明方法不仅得到SRAM失效概率而且得到参数空间失效边界分布，有利于电路的优化设计。
-
公开(公告)号：CN104978447A
公开(公告)日：2015-10-14
申请号：CN201410146475.1
申请日：2014-04-14
申请人： 复旦大学
IPC分类号： G06F17/50
摘要： 本方法属于集成电路领域，涉及一种晶体管精确近似表格查找模型的建模和估值方法。通过建立非线性电路中晶体管的非均匀网格表格模型，借助简单的哈希映射和辅助的查找表实现仿真过程中待估点的快速查找及其对应物理参数的估值。该方法继承了基于树状模型近似方法自适应划分的优势，解决了当前基于树状结构的非均匀网格模型中单元查找速度慢的问题。通过在非均匀网格上进行三次Hermite样条插值保证表格模型计算的连续性和平滑性，克服了现有技术中导数不连续导致收敛困难的问题，该方法可显著加速仿真过程中晶体管模型计算过程，以可接受的内存需求有效缩短电路仿真中瞬态分析的时间并获得较高的精度。
-
公开(公告)号：CN110610009B
公开(公告)日：2022-10-14
申请号：CN201810614800.0
申请日：2018-06-14
申请人： 复旦大学
IPC分类号： G06F30/398 , G06K9/62
摘要： 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高维SRAM电路性能分布的贝叶斯模型；最后，使用低维SRAM电路的先验知识，可极大地加速高维SRAM电路性能分布的拟合，大幅减小高维SRAM电路仿真次数，获得符合精度要求的SRAM失效率。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法，可实现6‑7倍加速比。
-
公开(公告)号：CN110046365A
公开(公告)日：2019-07-23
申请号：CN201810041728.7
申请日：2018-01-16
申请人： 复旦大学
IPC分类号： G06F17/50
摘要： 本发明属于集成电路可制造性设计中静态随机存储电路良率分析领域，具体采用一种通用帕累托和高斯联合分布作为实际采样分布函数族，通过最小化实际采样分布和理想采样分布之间的交叉熵，从而获得最优的实际采样分布参数。使用优化后的实际采样分布进行采样计算SRAM失效率，能够大幅减小采样点数，提高采样效率。本发明的关键是提出采用通用帕累托和高斯混合分布为采样分布函数族；并针对该分布的参数优化问题，提出了一个迭代策略，不断地进行采样、更新实际分布参数、计算失效率，直到失效率满足精度要求。实验结果表明，本发明提出的方法明显优于目前现有技术的方法。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.021 秒)
