-
公开(公告)号：CN118798106A
公开(公告)日：2024-10-18
申请号：CN202210114313.4
申请日：2022-01-30
申请人： 复旦大学
IPC分类号： G06F30/373 , G06F30/398
摘要： 本发明属于集成电路可制造性设计技术领域。涉及集成电路可制造性设计中模拟电路成品率优化，具体涉及一种基于冻融贝叶斯优化技术的模拟电路成品率优化方法。本发明包括，提出在模拟电路成品率优化时，采用逐步提升候选最优设计点成品率分析精度的方法，利用冻融高斯过程回归模型对模拟电路成品率建模，预测渐进成品率。本方法中通过求解一个TT工艺角模拟电路性能优化问题，搜索刚好满足性能约束的设计点，并将这些点作为冻融贝叶斯优化热启动的初始点，可进一步提高成品率优化的收敛速度。经实验结果表明，本方法明显优于现有技术方法，能大幅减少模拟电路成品率优化所需仿真次数。
-
公开(公告)号：CN107729589B
公开(公告)日：2022-01-18
申请号：CN201610668879.6
申请日：2016-08-14
申请人： 复旦大学
IPC分类号： G06F30/20
摘要： 本发明属半导体可制造性设计领域，具体涉及考虑纳米工艺扰动下SRAM失效概率快速计算方法。本方法通过在参数空间内进行多起始点序列二次规划算法，搜索多个失效区域对应的最优偏移向量，构建重要性采样所需的偏移概率分布密度函数，并通过自适应建模技术加速重要性采样。本发明仿真精度高、仿真次数少，能达到快速计算的目的。本发明方法估计SRAM失效概率所需的SPICE仿真次数与参数空间维度大致呈线性关系，在高维参数空间中相较于现有技术具有较大优势。
-
公开(公告)号：CN101136731B
公开(公告)日：2011-08-31
申请号：CN200710044714.2
申请日：2007-08-09
申请人： 复旦大学 , 上海复旦微纳电子有限公司
IPC分类号： H04L5/06
摘要： 本发明属于数字电视地面传输技术领域，具体为一种利用一组连续传输参数信令(TPS)消除数字电视地面传输国家标准系统中相位噪声的方法。本发明方法包括先对接收到的TPS子载波做相位噪声估计，通过解一组方程和离散傅立叶逆变换(IDFT)得到时域相位噪声估计，然后使用该时域相位噪声估计对相应未作离散傅立叶变换(DFT)的数据进行相位补偿，补偿后的信号再经过DFT转化到频域，并经过均衡处理，获得需要结果。理论分析及仿真结果表明，基于TPS消除相位噪声的方法在加性高斯白噪(AWGN)信道下及多径信道下都能显著提高误符号率(SER)性能。
-
公开(公告)号：CN101339571B
公开(公告)日：2011-04-06
申请号：CN200710047704.4
申请日：2007-11-01
申请人： 复旦大学
IPC分类号： G06F17/50
摘要： 本发明属于集成电路计算机辅助设计技术领域，具体为一种VLSI布局规划中集中约束的实现方法。该方法结合B*-tree的表示法、模拟退火算法以及线性规划算法。其步骤包括根据约束构造约束子树，连接各个子树构成允许的初始布局，采用模拟退火算法对面积等到因素进行优化；从初始布局得到线性规划的约束条件，构造线性规划矩阵，然后调用线性规划函数求解线性规划矩阵，进行压缩操作和软模块调整，从而得到优化布局结果。本方法用于实现平面布局中多个模块需要集中放置的约束，也可实现多个或整体划分上的集中约束。
-
-
公开(公告)号：CN101102299A
公开(公告)日：2008-01-09
申请号：CN200710044717.6
申请日：2007-08-09
申请人： 复旦大学 , 上海复旦微纳电子有限公司
摘要： 本发明属于无线数字通信技术领域，具体为一种基于变D技术的载波频偏粗同步方法。首先通过峰值检测器找到信号帧的起始位置，接着使用基于变D技术的载波频偏估计算法对载波频偏进行估计，最后用最大似然估计算法得到更为精确的估计结果。该方法因为使用了变D技术和联合估计方法，所以实现了更大频偏估计范围和更精确的估计结果的目的。该方法可以直接应用于数字电视或数字广播接收系统中的同步模块。
-
公开(公告)号：CN110750948B
公开(公告)日：2024-07-26
申请号：CN201810748599.5
申请日：2018-07-06
申请人： 复旦大学
IPC分类号： G06F30/36 , G06F30/373 , G06F30/20
摘要： 本发明属集成电路设计中模拟电路设计参数自动优化领域，具体涉及一种基于高斯过程模型(Gaussian Process)，采用并行贝叶斯优化(Batch Bayesian Optimization)算法的电路优化方法，本方法在每次迭代中，首先构建高斯过程模型，然后由高斯过程模型构建多个获取函数，并对这些获取函数进行多目标优化，得到获取函数的帕累托前沿(Pareto front)，并从帕累托前沿上选择多个进行电路仿真的点。该方法能大幅减少优化过程中电路的仿真次数，获得符合性能要求的模拟电路设计参数，同时可以利用并行优化技术加速电路优化。
-
公开(公告)号：CN110610009B
公开(公告)日：2022-10-14
申请号：CN201810614800.0
申请日：2018-06-14
申请人： 复旦大学
IPC分类号： G06F30/398 , G06K9/62
摘要： 本发明属集成电路技术领域，涉及集成电路可制造性设计中静态随机存储电路良率分析方法，本方法中，首先使用互信息和序列二次规划，对高维SRAM电路的扰动空间进行降维，实现高维SRAM电路最佳平移矢量的快速计算；然后建立低维和高维SRAM电路性能分布的贝叶斯模型；最后，使用低维SRAM电路的先验知识，可极大地加速高维SRAM电路性能分布的拟合，大幅减小高维SRAM电路仿真次数，获得符合精度要求的SRAM失效率。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法，可实现6‑7倍加速比。
-
公开(公告)号：CN101221555B
公开(公告)日：2011-12-14
申请号：CN200810033035.X
申请日：2008-01-24
申请人： 复旦大学
IPC分类号： G06F17/14
摘要： 本发明属于通信和集成电路设计技术领域，具体涉及一种用于基-2快速傅立叶变换同址运算的地址产生方法和硬件实现。地址产生方法根据同址运算的奇偶分离规律，以寻找每个蝶形运算的一对操作数为目标，借助指针累加1产生各个蝶形运算的一个操作数地址，借助一对操作数地址间的关系通过特殊位取反得到另一个对应的操作数地址。实现上述地址产生方法的硬件结构包含一个初始地址寄存器、一个记录生成地址的指针和一个多比特按位异或逻辑。其中，初始地址寄存器是一个位宽与操作数存储地址位宽相同的移位寄存器；指针是一个位宽与初始地址寄存器和存储操作数地址的宽度相同的寄存器；异或逻辑支持的操作宽度与地址宽度相同。根据本发明提出的地址产生方法，硬件实现简单，资源消耗很低。
-
公开(公告)号：CN101221555A
公开(公告)日：2008-07-16
申请号：CN200810033035.X
申请日：2008-01-24
申请人： 复旦大学
IPC分类号： G06F17/14
摘要： 本发明属于通信和集成电路设计技术领域，具体涉及一种用于基－2快速傅立叶变换同址运算的地址产生方法和硬件实现。地址产生方法根据同址运算的奇偶分离规律，以寻找每个蝶形运算的一对操作数为目标，借助指针累加1产生各个蝶形运算的一个操作数地址，借助一对操作数地址间的关系通过特殊位取反得到另一个对应的操作数地址。实现上述地址产生方法的硬件结构包含一个初始地址寄存器、一个记录生成地址的指针和一个多比特按位异或逻辑。其中，初始地址寄存器是一个位宽与操作数存储地址位宽相同的移位寄存器；指针是一个位宽与初始地址寄存器和存储操作数地址的宽度相同的寄存器；异或逻辑支持的操作宽度与地址宽度相同。根据本发明提出的地址产生方法，硬件实现简单，资源消耗很低。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.023 秒)
